论文部分内容阅读
研究了VDMOS的独特结构，建立了适合该器件的拓扑结构，电容、源漏二极管和源漏电流方程，提出了一个基于MET模型的VDMOS模型。以Verilog-A语言嵌入到EDA设计工具Cadence和电路模拟程序HSPICE中，基于Verilog-A的仿真结果可实现与测试数据的准确拟合。应用模型到士兰微电子S-Rin系列第三代高压VDMOS产品的建模中，工作电压涵盖500V、600V、650V和800V，测量和仿真所得I-V，C-V特性曲线对比结果吻合很好，验证了模型具有良好的精度，可以表征VDMOS交直流特性。