论文部分内容阅读
为提高UAT数据链系统抗干扰性能，需设计一款满足性能要求的低噪声频综器。在频率合成器设计过程中紧紧围绕如何降低噪声这个主题，为锁相环建立噪声模型，分析各种噪声源对最终频率输出的影响，理论推导出相位噪声的计算公式。根据该公式和工程实践提出了几条降低相位噪声的具体措施，经过电路仿真与优化、试样测试，性能指标满足设计要求，达到预期效果。结果表明，该电路能够较好地应用于UAT数据链系统中。