论文部分内容阅读
本文从USB2.0控制器设计中的异步时序设计问题出发,分析了异步时钟域信号传递对ASIC设计所带来的亚稳态影响,采用异步FIFO来解决USB2.0控制器中异步跨时钟域的设计问题。设计中采用双口RAM实现异步FIFO,并且完成USB2.0控制器的RTL级设计,该设计通过了功能仿真和FPGA验证。