论文部分内容阅读
为处理高速实时信号，利用分布式算法对FIR滤波器的硬件实现进行了探讨。在数乘累加运算的理论上，对分布式算法的串行、并行和串并结合的FPGA硬件实现方法进行了研究。结合FPGA查找表结构，兼顾资源及运行速度的要求，用串并结合的方法设计了16阶常系数FIR滤波器，并在QuartusII4．1下进行仿真，仿真结果证明了该算法的有效性和实时性。该方法较用乘法器实现的直接FIR滤波有处理速度快，占有资源小的优点，在处理实时信号方面有较大的实用价值。