超高速低功耗4:1复接器设计、封装及测试

来源 :东南大学学报(自然科学版) | 被引量 : 0次 | 上传用户:intaaag
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
采用CSM0.35μm CMOS工艺,设计了低功耗2.5-3.125Gbit/s4∶1复接器.该芯片既可以应用于光纤通信系统SDH STM-16(2.5Gbit/s)速率级别的光发射机,又可以应用于万兆以太网IEEE802.3ae10GBASE-X(3.125Gbit/s)速率级别的通道接口发送器.系统采用树型结构,核心电路由锁存器、选择器、分频器组成,并采用了CMOS逻辑实现.最高工作速率可达3.5Gbit/s.芯片供电电压3.3V,核心功耗为25mW.该芯片采用SOP-16封装.芯片封装后焊接在高速P
其他文献
针对拖曳锚的嵌入机理和运动特性,设计并实施拖曳锚模型实验.模型实验系统主要由模型水槽、拖曳系统、测量系统和模型锚板4部分组成.实验采用接触式测量技术,实时测量了拖曳
采用Altera公司的StratixⅡGX FPGA,实现40Gbit/s甚短距离光传输系统发送模块,重点阐述了16∶12转换器芯片的设计.首先基于高速收发器设计高速接口:在接收端采用2种方法实现SFI-