论文部分内容阅读
提出了一种基于低功耗CPLD高精度守时电路的设计方案,其应用到自主导航用户机高精度码捕获过程中.守时电路采用高精度的频标与实时守时模块相结合,导航电文中的时间信息可以随时对守时电路进行调整和设置.守时电路的实时守时模块基于VerilogHDL描述,采用模块化、同步化设计;实验表明实时守时模块结合高精度频标能使守时电路保持高精度计时,两个月的偏移量小于1s,合乎导航用户机高精度守时需要.