搜索筛选:
搜索耗时0.0972秒,为你在为你在102,285,761篇论文里面共找到 3 篇相符的论文内容
发布年度:
[学位论文] 作者：代鸣扬,,
来源：南京邮电大学 年份：2004
锁相环(Phase Locked Loop,PLL)在模拟与数字通信系统中已成为不可缺少的基本电路,广泛应用在高速通信系统和系统芯片(System on Chip,SoC)等领域,由此,PLL的测试变得尤为重...
[期刊论文] 作者：代鸣扬,蔡志匡,陈冬明,郭宇锋,
来源：南京邮电大学学报：自然科学版 年份：2018
基于IP的SoC设计能够有效提高设计效率,降低成本,是当前超大规模集成电路设计的主流解决方案。SerDes作为一种复杂数模混合IP,可实现高速数据的接收与发送。文中针对SoC芯片...
[期刊论文] 作者：蔡志匡, 王昌强, 王子轩, 代鸣扬, 肖建,,
来源：南京邮电大学学报(自然科学版) 年份：2018
锁相环作为数字和模拟电路中不可或缺的基本电路单元,其性能的稳定性在电路工作过程中尤为重要。基于欠采样的抖动测量电路是目前锁相环片上测试领域的研究热点。文中针对目...
相关搜索：
