搜索筛选:
搜索耗时1.1579秒,为你在为你在23,761,000篇论文里面共找到 13 篇相符的论文内容
发布年度:
[学位论文] 作者：山蕊,,
来源：西安电子科技大学 年份：2018
传统的处理器架构虽然具有较高的灵活性,但是难以满足多样性应用日益提高的效能需求。专用集成电路具有较快的执行速度和较低的功耗,但是缺乏足够的灵活性,无法满足层出不穷...
[学位论文] 作者：山蕊,,
来源： 年份：2011
随着互连网的高速发展及多种新业务的出现,存储转发和调度技术面临着提高转发速率、扩大吞吐量和提供有保证的服务等压力。在宏观计算机网络中,数据交换量的进一步增加,使得...
[期刊论文] 作者：刘昊,山蕊,
来源：光通信研究 年份：2013
网络数据量的急剧增加，带来了带宽的急剧消耗和网络拥挤问题，这些问题对分组传输网络芯片的转发容量、速率、拥塞避免和流量管理等方面提出了更高的要求。为了提高分组传输网络......
[期刊论文] 作者：刘有耀,张园,山蕊,
来源：计算机工程与科学 年份：2020
针对可重构阵列处理器访存数据量大、数据并行性要求高且数据全局重用少、局部性明显的特点,提出了一种分布式Cache结构的簇内局部优先高效互连访问结构,该结构实现了簇内4&#...
[期刊论文] 作者：山蕊,蒋林,杜慧敏,,
来源：西安邮电学院学报 年份：2011
为了提高平方根升余弦滤波器的性能,采用FPGA技术,基于CSD编码和分布式计算两种算法,分别提出相应的硬件电路设计,并在QuartusII综合器中进行综合。结果显示采用分布式计算算...
[期刊论文] 作者：张新,王瑜,山蕊,王昱,吴皓月,,
来源：电讯技术 年份：2020
针对窄带物联网物理随机接入信道检测和到达时间估计算法处理数据量大、计算耗时的问题,通过分析接收端检测算法的可并行性和数据相关性,基于可重构阵列处理器提出了一种并行化硬件实现方案。该算法在高层配置参数产生的前导符号和通过前期信道处理后的接收符号......
[期刊论文] 作者：蒋林, 刘阳, 山蕊, 刘鹏, 耿玉荣,,
来源：电子技术应用 年份：2018
随着片上集成的处理器核数日益增多,可重构阵列处理器中的“存储墙”问题日益加剧,而传统采用多级共享Cache硬件设计复杂度高,并行访问度有限,难以满足可重构阵列处理器的访...
[期刊论文] 作者：付怡雯,蒋林,山蕊,吴皓月,樊萌,
来源：光通信研究 年份：2020
高效视频编码(HEVC)标准在提升编码性能的同时,对系统带宽提出了更高的要求。传统电互连方式存在带宽小和时延大的问题,而光互连的高带宽和低功耗为片上资源数据通信提出了新...
[期刊论文] 作者：吴皓月, 邓军勇, 山蕊, 张玉婷, 贺飞龙,,
来源：微电子学与计算机 年份：2019
本文提出可重构阵列处理器Harris并行化的算法映射方式,其中可重构阵列处理器解决了算法在硬件上修改就需要结构重新调整的缺陷同时簇间并行化解决了算法在软件速度和延时的...
[期刊论文] 作者：蒋林, 贺飞龙, 山蕊, 王帅, 吴皓月, 武鑫,,
来源：系统仿真学报 年份：2004
针对可重构视频阵列处理器的设计要求及传统测试方法测试视频编解码系统时速度慢、精度低和可观测性不强的问题,开发了基于Qt的用户界面,设计实现了以现场可编程门阵列(Field...
[期刊论文] 作者：吴皓月, 邓军勇, 山蕊, 贺飞龙, 刘新闯,,
来源：微电子学与计算机 年份：2019
可重构电路的灵活性是电路中的绝对优势,但其电路互连资源有限、PE(Processing Element)资源利用率低.向下全互连可重构阵列结构实现了阵列中每个PE与下一行PE的全连接,提高...
[期刊论文] 作者：蒋林, 崔朋飞, 山蕊, 武鑫, 田汝佳,,
来源：计算机工程与应用 年份：2018
随着视频编解码标准的不断演进,算法处理的数据量也随之剧增。多核结构并行化处理技术在提升算法计算速度的同时,使得存储结构成为了整个编解码系统性能的瓶颈。针对视频编解...
[期刊论文] 作者：蒋林, 武鑫, 崔继兴, 谢晓燕, 山蕊,,
来源：北京邮电大学学报 年份：2004
ue＊M＃’＃dkB4＃＃8＃”专利申请号:00109“7公开号:1278062申请日:00.06.23公开日:00.12.27申请人地址:（100084川C京市海淀区清华园申请人:清华大学发明人:隋森芳文摘:本发明属于生物技...
相关搜索：
