搜索筛选:
搜索耗时0.0930秒,为你在为你在102,285,761篇论文里面共找到 5 篇相符的论文内容
发布年度:
[期刊论文] 作者：边少鲜, Micheal Feng, David Yue,,
来源：电子技术应用 年份：2004
高性能芯片设计在7 nm及更高级的工艺节点上,设计规模更大、频率更高、设计数据和可变性更复杂,物理设计难度增大。机器学习在多领域均获得成功应用,复杂的芯片设计是应用机...
[期刊论文] 作者：彭书涛, 黄薇, 边少鲜, 杜广山,,
来源：电子技术应用 年份：2018
对于高性能CPU设计,特别是在16 nm以及更高级的工艺节点上,signoff的corner很多,增加公共时钟路径长度、改善各RC端角下时钟延迟的一致性、降低设计的局部时钟偏斜已经成为数...
[期刊论文] 作者：边少鲜,Micheal Feng,David Yue,栾晓琨,
来源：电子技术应用 年份：2020
高性能芯片设计在7 nm及更高级的工艺节点上,设计规模更大、频率更高、设计数据和可变性更复杂,物理设计难度增大。机器学习在多领域均获得成功应用,复杂的芯片设计是应用机...
[期刊论文] 作者：边少鲜,Micheal Feng,David Yue,栾晓琨,蔡,
来源：电子技术应用 年份：2020
高性能芯片设计在7 nm及更高级的工艺节点上,设计规模更大、频率更高、设计数据和可变性更复杂,物理设计难度增大。机器学习在多领域均获得成功应用,复杂的芯片设计是应用机器学习的一个很好的领域。Cadence将机器学习算法内置到Innovus工具中,通过对芯片设计数......
[期刊论文] 作者：边少鲜, David He, 栾晓琨, 蒋剑锋, 翟飞雪,,
来源：电子技术应用 年份：2019
对于规模日益增大,工作频率不断增加的高性能芯片设计,性能一直是物理设计的重点和难点。缓冲器的插入是为了最小化信号线延时,进而优化时序,提升性能。描述了使用CadenceInn...
相关搜索：
