Avalon片内总线相关论文
提出了一种基于SoPC的神经网络的硬件实现方法，该方法以FPGA器件为硬件载体，NIOSⅡ软核处理器为CPU，Avalon片内总线为数据交换架构。......
提出了一种数字PID控制器在FPGA上的硬件实现方法。详细阐述了3级并行流水线结构的PIDIP核的原理和实现方法，介绍了FPGA内部互联各......
