本文利用形式化的方法对System Verilog的指称语义进行研究，采用EBES（extended bundle event structure）作为抽象模型，以便更好的描述S......