通过对逻辑函数相应二元决策图BDD结构特点的研究,提出了一种用特征三角形来判定逻辑函数适于异或逻辑实现的方法并给出了相应算法......

随着集成电路的进步,计算机视觉,人工智能,大数据等密集运算的应用得以发展。但是随着这些应用的发展,对底层硬件的运算力提出了更......

随着集成电路规模和集成度不断发展，数字电路必定会遭遇功耗、面积与速度等问题。传统数字电路一般采用二值逻辑，但是二值逻辑只有0......

该文提出了一种逻辑函数基于与/异或/非图(And-Xor-Inverter graph,AXIG)的双逻辑优化与映射方法:通过AXIG结构表示TBL和RML,选择......

针对逻辑级的功耗优化问题,本文提出了一种基于AIG(And Inverter Graphs)的双逻辑电路功耗优化方法。以AIG表示逻辑函数,开关活动......

为获得布尔函数的紧凑逻辑表示,进而改善综合所得电路的质量,提出一种混合Reed-Muller和对偶Reed-Muller(RM-DRM)逻辑模型。基于海......

针对以往算法在搜索适合Reed-Muller（RM）逻辑实现的逻辑子覆盖中存在的不足,提出基于不相交乘积项的搜索方法.该方法通过将逻辑函数......

在基于函数最小项的双逻辑探测算法中，由于函数最小项个数将随着变量数的增加而急剧增大，使得算法因时间或空间的占用过大而失效．为此......

针对以往逻辑探测算法存在的不足，提出了一种基于不相交乘积项的逻辑探测和拆分算法．该算法通过将逻辑函数的乘积项转化为不相交乘积......

针对积之异或和(ESOP)电路面积优化的时间效率问题,提出一种快速的启发式算法.该算法使用多输出立方体表示乘积项,首先由基于伪Kro......

针对已有的列表技术在极性转换中只能解决中小规模电路的问题,提出一种基于不相交乘积项列表技术的快速转换算法.首先将待处理的逻......

和传统Boolean逻辑相比,Reed-Muller逻辑运用在运算电路、通信电路、奇偶校验电路等数字电路中时,具备更好的面积、速度、功耗和可......

提出一种判定逻辑函数是否适于双逻辑实现的探测算法,直接从XOR逻辑的特点出发,即2个汉明距离为2的最小项可以由XOR逻辑表示.通过......

针对现有基于传统布尔逻辑进行逻辑级功耗优化的局限性,提出逻辑函数基于传统布尔逻辑和Reed-Muller逻辑的双逻辑门级图形表示的功......

针对逻辑函数基于单一的传统布尔逻辑(TB逻辑)进行逻辑优化的局限性,提出基于TB逻辑和Reed-Muller逻辑(RM逻辑)的双逻辑图形表示的......

三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电......

利用不相交乘积项之间逻辑"或"和逻辑"异或"可以互换的特性,该文将原逻辑函数转化成由不相交乘积项组成的二级混合极性Reed-Muller......

为了提高集成电路抗逆向工程的能力,通过对逻辑混淆技术的研究,提出了一种基于Reed-Muller伪装门的逻辑混淆设计方案。该方案首先......

数字逻辑电路既可以采用基于“与／或／非”运算的传统布尔(Traditional Boolean, TB)逻辑,也可以采用基于“与／异或”运算的Reed-Mulle......

诸多研究表明RM逻辑(Reed-Muller logic)较传统布尔逻辑(Traditional Boolean logic)电路在面积、功耗方面有一定的优势。若使用RM......

随着集成电路技术的迅猛发展,特征尺寸不断缩小,电路集成度和工作频率的不断提高,功耗已成为继速度和面积之后,集成电路设计面临的......

半导体生产工艺的不断进步，使得最小工艺尺寸越来越小，进而引起漏功耗不断增大。自0.13μm工艺开始，漏功耗在电路总功耗中所占的比例......

随着集成电路技术的不断发展，电路的功耗已经成为集成电路设计过程中必须关注的问题之一。目前数字电路设计以NOT/AND/OR门为基础的......

相对于传统的布尔逻辑实现的电路，利用Reed-Muller（RM）逻辑实现的部分电路（如算术运算电路、奇偶校验电路和通信系统电路等）在面积、功......

电路优化主要分为功耗优化、面积优化、延时优化等几个方面，是集成电路CAD（Computer aided design）工具的重要组成部分。以往的电路优......