三维堆叠之COC制程方案研究

来源 :2017中国高端SMT学术会议 | 被引量 : 0次 | 上传用户:wazyymm
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
随着民用及军用电子产品对于小型化,功能集成以及大存储空间的要求的进一步提升,元器件的小型化高密度封装形式也越来越多,如多模块封装(MCM),系统封装(SiP),倒装芯片等应用得越来越多,主被动器件封装尺寸也越来越小,而元件堆叠装配(PoP)技术的出现在大大提高逻辑运算功能和存储空间的同时,也为终端用户提供了自由选择器件组合的可能,元件堆叠装配就是在底部元器件上面再放置元器件,堆栈器件通常为BGA封装.而本文所讲的堆栈装配元件不同于BGA封装,是针对片式元件(chip)而言,即chip on chip,简称为COC,尤其是像用来减小通信信号传输中码间干扰的有源RC均衡器有个很重要的参数叫做平衡电阻,堆栈可以减小平衡电阻以及EMC器件特殊要求.这种堆栈器件尺寸一般为0402及0603的封装,事实上COC就是三维堆栈技术中的一种.
其他文献
会议
会议
会议
会议
会议
会议
会议
会议
会议
会议