【摘 要】
：
近几年来，工艺技术不断发展，芯片的集成度越来越高，工作频率迅速上升，芯片内部连线延时使基于总线结构的片上系统(SoC)设计复杂度越来越大，从而暴露出来了很多弊端。片上网络(NOC)就为这些问题提供了很好的解决方法。本文首先对重建的R-Torus拓扑结构在NoC中的应用做了分析。该结构在Torus结构上又增加了一个环路，用来单独传递控制信息。再对最短路径算法在NoC中的应用做了描述．网络中所有路由节
【机 构】
：
西安邮电学院,ASIC设计中心 陕西西安 710121 西安邮电学院 ASIC设计中心,陕西西安
【出 处】
：
全国第19届计算机技术与应用学术会议(CACIS·2008)
论文部分内容阅读
近几年来，工艺技术不断发展，芯片的集成度越来越高，工作频率迅速上升，芯片内部连线延时使基于总线结构的片上系统(SoC)设计复杂度越来越大，从而暴露出来了很多弊端。片上网络(NOC)就为这些问题提供了很好的解决方法。本文首先对重建的R-Torus拓扑结构在NoC中的应用做了分析。该结构在Torus结构上又增加了一个环路，用来单独传递控制信息。再对最短路径算法在NoC中的应用做了描述．网络中所有路由节点的优先级相同，由一个全局中心控制节点(CCN)节点进行集中式管理。仿真结果表明该结构可以避免死锁和拥塞，与理论分析结果一致。
其他文献
针对神经网络在股票市场预测研究的问题，利用遗传算法的全局搜索能力，同时进化设计神经网络的网络结构和初始连接权，获得一组合适网络结构和初始连接权，再进行新一轮BP神经网络训练，生成神经网络的集成个体，再用贝叶斯正则化神经网络对其集成，生成神经网络的输出结论，以此建立股市预测模型．通过上证指数进行实例分析，计算结果表明该方法预测精度高、稳定性好，易于操作，具有很好的应用价值．
从海量数据库中挖掘关联规则是数据挖掘中的一个重要的问题，由于计算量大，I/O操作频繁，即使对算法进行了优化，在单处理机上使用串行算法进行挖掘所需要的时间可能也是无法接受的，因此必须依靠高性能并行计算来有效地完成挖掘任务。本文设计了两种基于共享存储系统的并行Apriori算法，并在SMP高性能计算机上实现了这两种算法。通过对实验数据分析，以及与传统算法的比较，认为基于局部数据库的并行算法的性能较优。
本文介绍一种能适合于非专业用户的手绘三维建模系统。系统首先对用户输入的手绘曲线提取特征点，并用三次B样条进行拟合，然后计算该手绘轮廓线在二维绘图平面投影区域的距离场，用此距离场来生成阴影场、高度场，最后扩展为3D模型。利用本系统用户可以通过手绘方式在几分钟内建立期望模型，并可以进行局部细节修改。本系统可以应用到人机交互、游戏，影视和动画模型创建等领域。
为了在协同设计中建立以人为核心的冲突消解方法，使设计者在约束冲突发生时，对约束信息之间的制约关系有较清晰的把握，合理地消解冲突，提取最小冲突集是有效的方法。本文在分析最小冲突集特征和交边算法的基础上，给出了提取最小冲突集的方法，并结合一个算例说明最小冲突集在设计者参与下对识别、消解冲突的有效性。
特征线提取是三角网格模型处理中的关键技术，本文提出了一种简便灵活的交互式提取局部特征线的方法。首先由用户交互指定特征线提取范围，计算该范围内的网格顶点的离散曲率，然后利用直方图对曲率值滤波，设定阈值划分特征区域，最后在此特征区域内根据用户已经拾取的控制点自动生成特征线。实验证明了本算法在三角网格模型上提取特征线的有效性。
功能建模是产品概念设计中十分重要的内容，而功能建模的任务是从不同层次上对产品进行功能设计．针对目前功能建模多层次分析能力不足且缺乏模糊推理手段，将商空间理论引入产品功能建模，提出了产品功能粒度模型，包括功能粒度表示、功能粒度运算规则以及基于相似计算的功能建模方法。实例验证该模型方法的有效性以及商空间理论在功能建模中应用潜力。
针对M.Gopi的表面重建算法要求原始曲面曲率变化和点集均匀度要求较高的局限性，在前人研究的基础上，提出一种基于综合搜索策略的表面增量重建算法。本算法采用了包括广义局部均衡条件、角度标准、可见性标准、Delaunay规则的综合搜索策略为点集中各点寻找邻接点并三角化，从而实现了三维散乱点集的表面重建。本算法可以在未知原始表面的任何信息的条件下，克服了曲率变化较大时难以正确寻找邻接点的问题，同时降低了
随着近年来图形处理器(GPU)的飞速发展，其应用领域逐渐拓展到科学计算等非图形绘制的领域中。针对GPU流水线、通用计算的流计算概念和运行机制等方面进行分析，将GPU图形流水线的计算模式映射到流计算模式上，即GPU可以看作是数据驱动的数据流处理机。利用图形处理器的流计算模式对SAXPY算法进行实验验证。
电路进化设计是在可进化硬件研究的基础上提出的一种全新的设计方法。该方法不依赖于经验知识，以进化算法为搜索工具，配置电路的内部结构，来实现预期功能。本文在总结前人研究的基础上，介绍了可进化硬件的概念、阐述了电路进化设计的基本原理，最后给出了电路进化设计的实现平台。
在单个芯片上集成多个处理器的多核技术提供新的性能提升途经，如何提高多个处理器之间的通讯效率则成为设计关键。近年来，片上网络技术备受关注，被认为能解决总线结构所固有的三大问题：由地址空间有限而引起的扩展性问题，分时通讯而引起的通讯效率问题，以及全局同步而引起的功耗等问题。为了提高处理器之间的通讯效率，尤其是多对一或多对多通讯瓶颈，提出一种全互连片上网络通讯结构：为任意两对处理器设置专用通讯通道，每条