切换导航
文档转换
企业服务
Action
Another action
Something else here
Separated link
One more separated link
vip购买
不 限
期刊论文
硕博论文
会议论文
报 纸
英文论文
全文
主题
作者
摘要
关键词
搜索
您的位置
首页
会议论文
流体系结构模拟器的优化设计
流体系结构模拟器的优化设计
来源 :第十二届计算机工程与工艺全国学术年会(NCCET'08) | 被引量 : 0次 | 上传用户:chenrg210
【摘 要】
:
本文针对基于X处理器的流体系结构模拟器进行了优化设计,主要是对该模拟器的核级进行加速,并在此基础上添加了核级和流级的多个观察点,对流体系结构的研究起到了明显的作用。
【作 者】
:
闫晓峰
赵天磊
齐树波
邢座程
【机 构】
:
国防科技大学计算机学院
【出 处】
:
第十二届计算机工程与工艺全国学术年会(NCCET'08)
【发表日期】
:
2008年期
【关键词】
:
流体系结构
模拟器
优化设计
核级
观察点
处理器
加速
基础
下载到本地 , 更方便阅读
下载此文
赞助VIP
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文针对基于X处理器的流体系结构模拟器进行了优化设计,主要是对该模拟器的核级进行加速,并在此基础上添加了核级和流级的多个观察点,对流体系结构的研究起到了明显的作用。
其他文献
面向复杂时序要求的PCI-X接口控制器设计
刀片服务器的高集成度给板卡带来了新的挑战,要求PCI-X接口控制器满足更加苛刻的时序要求.本文提出一种基于FPGA芯片的PCI-X接口控制器设计方法,并且研究了利用FPGA内部丰富
会议
时序
接口控制器
FPGA芯片
最高工作频率
刀片服务器
设计方法
关键技术
高集成度
带宽
Xilinz
DMA
Write
资源
编程
板卡
基于互连网络的聚合通信技术研究
聚合通信在科学和工程计算中有着非常广泛的应用,对高性能计算机系统的性能有着重要影响.本文研究了基于互连网络的硬件聚合通信实现技术,从报文寻址、路由算法、负载平衡、
会议
互连网络
聚合通信
高性能计算机系统
重要影响
研究进展
实现技术
路由算法
关键问题
工程计算
负载平衡
报文调度
硬件
寻址
科学
分析
基于PDSOI工艺下的I/O设计
课题的工作是X微处理器PAD的设计与验证.本文对三种不同类型的PAD的逻辑进行了对比分析,即输入PAD、输出PAD、双向PAD.由于该芯片对输入输出PAD的抗辐射能力有很高的要求,以
会议
第十届(2012)中国畜牧业展览会重磅出击 猪业展馆订出展位已逾八成
畜牧行业一年一度的“全国会”——中国畜牧业展览会不知不觉已走过了九载春秋。第十届(2012)中国畜牧业展览会将于2012年5月18~20日在南京国际博览中心举行。继往开来,再度超
期刊
展览会
展会
畜牧行业
重磅出击
畜牧业协会
展会主办方
参展效果
会展
品牌展会
现场活动
基于USB接口的QDSP JTAG仿真器的设计与实现
QDSP是国防科技大学计算机学院研制的一款高性能SoC,在国产DSP的推广过程中,配套的开发工具是必不可少的,本文的目的就在于为QDSP解决硬件仿真器的问题,加快QDSP的开发利用。
会议
USB接口
JTAG边界扫描
硬件仿真器
国防科技大学
计算机学院
推广过程
开发利用
开发工具
调试功能
高性能
研制
问题
设计
配套
SoC
DSP
BLAS加速系统的设计与研究
当前超级计算机正在从高性能计算机向高效能计算机发展,这要求超级计算机不仅要有很高的性能,而且要达到很高的计算密度,要达到很高的性能/功耗比.一种有效的提高计算机系统
会议
事务存储系统中冲突检测算法的研究与改进
事务存储系统是一种全新的多核体系结构,为并行编程提供了一个简洁高效的编程环境.基于Signature 的冲突检测算法是事务存储系统中很有前景的一种冲突检测方法,其误判率直接
会议
事务
存储系统
冲突检测算法
系统性能
误判率
直接影响
体系结构
检测方法
并行编程
编程环境
数据表
实验
改进
分析
多核
地址
主流RISC指令集比较研究
本文对几种常见RISC指令集进行比较研究,找出其中的共同点以及重要的差异进行详细分析,同时也评估了各种指令集的开放性和应用程序丰富程度,为异构平台的设计提供了一定的参
会议
RISC
指令集
应用程序
异构平台
参考价值
比较研究
开放性
共同点
设计
评估
分析
差异
多核处理器的层次化设计
层次化设计是当前EDA设计方法领域存在的两大设计方法之一,在这款异构多核处理器设计中被我们所采用。本文首先简要介绍设计方法,之后分析采用层次化设计的原因,接着着重介绍
会议
多核处理器
层次化设计
设计方法
处理器设计
异构多核
分析
EDA设计
总结
流程
二级Cache缺失流水线的时序优化
片内两级储存器系统很好地解决了处理器和主存之间的速度差异.二级Cache缺失流水线的实现降低了连续的一级Cache缺失命中二级Cache的失效开销,但是还存在时序要求不满足的问
会议
Cache
缺失
流水线
时序优化
速度差异
时钟频率
失效开销
接口协议
前处理
处理器
储存器
性能
系统
问题
平衡
策略
操作
与本文相关的学术论文