论文部分内容阅读
二级Cache是CMP微处理器的重要组成部件,其中对二级Cache的验证是CMP处理器设计的重要课题。本文综合了多种验证方法制定了验证策略.根据制定的验证策略搭建了二级Cache验证平台,成功对二级Cache进行了验证,实践证明这是一个可行的验证解决方案.
二级Cache综合验证技术研究
【摘 要】
：
二级Cache是CMP微处理器的重要组成部件,其中对二级Cache的验证是CMP处理器设计的重要课题。本文综合了多种验证方法制定了验证策略.根据制定的验证策略搭建了二级Cache验证平台,成功对二级Cache进行了验证,实践证明这是一个可行的验证解决方案.
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET08)
【发表日期】
：
2008年5期
其他文献
电荷泵是锁相环型时钟数据恢复电路的关键电路之一.本文深入分析了几种常见的电荷泵的优点及缺点,提出了一种通过改进电荷泵的上拉支路来改善性能的改进电荷泵电路.采用0.13um CMOS工艺设计并实现了本文提出改进的电荷泵电路,版图的SPICE模拟结果表明:改进的电荷泵电路的输出工作频率达2.5GHz,在充放电脉冲为200ps时仍然开关良好,低通滤波器上VCO控制电压范围为0.3V-1V、可有效减少VC
本文以0.5μm PD SOI标准单元库设计为例,从减小标准单元面积、提高可靠性和加快设计速度三个方面,介绍了标准单元库设计的关键技术.对实际工程中遇到的关键技术问题和解决方案进行了总结归纳.
DSP-DX是国防科技大学计算机学院正在研制的一款高性能数字信号处理器.本文介绍了DSP-DX处理器专用地址计算单元的全定制设计.该设计在实现算法结构优选的基础上,采用逻辑优化,电路尺寸优化、动静混合电路设计、版图互连单元化等技术来提高设计的性能、降低功耗和减少面积.该设计基于0.13μm CMOS工艺,版图后模拟的结果表明,其关键路径的延时为1.15ns,满足600MHz的设计要求.
本文介绍了算术SIMD模块的电路设计,介绍了指令的操作及实现算法,根据指令特点提出结果产生的两级选择结构,采用有限动态电路设计了SIMD加法器.用NANOSIM工具实现了版图后模拟及时序分析的自动化,版图后延时控制在750ps以下,能很好的达到设计中的一款3SP芯片对SIMD模块的时序要求.
DX是我们设计中的一款高性能定点DSP,本文介绍了逻辑与位操作模块的电路设计.针对版图连线复杂的问题,提出一种基于预留布线通道的位片式连线方法,采用手工半定制和全定制相结合的方法完成逻辑与位操作模块电路设计,版图后延时比综合结果减小了45.3％.
端口隐藏、匿名技术等在P2P软件中不断的应用,使得传统的P2P流量检测技术难以应对新的要求.本文首先总结了传统P2P流量检测技术的优缺点;然后重点论述了机器学习方法在P2P流量检测领域的应用,最后,针对上面的分析,给出了一种新的P2P流量检测方案,并分析了该方法的可行性。
本文通过对目前国际上数字电路的各种可测性设计技术和方法的研究,介绍了相关可测试性技术的基本概念,并根据X-DSP的特点和其对调测试的具体需求,提出了包含边界扫描设计和全扫描内部测试技术在内的一整套可测性设计和调试方案.
本文设计实现了一套完整的实验室设备管理系统,并加入了数据挖掘和决策支持功能,通过决策树算法和时间序列算法对设备运营信息进行分析挖掘,为决策者提供准确、有效的决策支持,以实现对实验室设备进行全面高效的管理.同时将程序间协作交互技术Web Service引入系统中,通过Web Service提供系统中的数据挖掘算法的接口或服务,使系统具有更好的可协作性。
本文介绍并改进了网络安全集中管理平台的关联方法,将统计关联的方法结合到规则关联中来,在不增大漏报率和误报率的情况下,有效提高了检测的实时性,提升了引擎性能.文章讨论了关联引擎的基本设计和工作流程,并提出了下一步改进的可能.