论文部分内容阅读
本文介绍了一个采用130nm CMOS 工艺,具有22个端口(13读/9写)的32×32位寄存器文件的电路设计技术.该寄存器文件设计了定向通路来改善读操作时序,采用了端口复用、分体布局、门控时钟等技术来提高性能、降低功耗和减少面积.寄存器文件的版图面积为480×560um2,与不采用端口复用的寄存器文件相比减少了19%;在典型条件下工作频率可以达到600M,平均功耗为21mW.