【摘 要】
：
平面裁剪是图形处理器(GPU)中不可缺少的部分。不同于视景体裁剪，用户可以任意指定最多6个不同平面对三维场景进行裁剪，以删除场景中不可见的物体，这一过程是在世界坐标系中完成的。本文根据Sutherland-Hodgman多边形裁剪算法，设计了并行结构的裁剪加速器，能够实现对简单图元点、线和三角形的剪裁。按照流水线处理的需要，对裁剪后的多边形进行装配。本文采用SystemVerilog作为建模和验证
【机 构】
：
Department of Electronic Engineering, xi'an University of Post and Telecommunications, china, 71006
论文部分内容阅读
平面裁剪是图形处理器(GPU)中不可缺少的部分。不同于视景体裁剪，用户可以任意指定最多6个不同平面对三维场景进行裁剪，以删除场景中不可见的物体，这一过程是在世界坐标系中完成的。本文根据Sutherland-Hodgman多边形裁剪算法，设计了并行结构的裁剪加速器，能够实现对简单图元点、线和三角形的剪裁。按照流水线处理的需要，对裁剪后的多边形进行装配。本文采用SystemVerilog作为建模和验证语言，搭建自动化的验证平台，对该模块进行了全面的功能性验证，提高了验证效率，加速了验证流程。
其他文献
随着SoC芯片集成度和复杂度的不断提高，其测试变得越来越复杂，测试成本也越来越高。按照目前的发展趋势，测试成本将有可能超过芯片自身的设计和制造成本，如何降低过高的测试成本也逐渐成为研究的热点。本文基于片外信号源方法提出了一种低成本SoC测试方案，并在自动测试系统T6575上实现。本文的研究方法对同类芯片低成本量产测试具有现实参考意义。
测试压缩下的功耗问题已经成为近期研究的热点。本文提出了一种新的低功耗广播式测试压缩结构,通过有限状态机控制一半的内部扫描链在扫描过程中接收持续的常数0,另一半的内部扫描链接收来自扫描通道的测试激励,实现了广播式压缩环境下对内部扫描链选通的自动动态控制。为了提高故障覆盖率,在低功耗广播扫描模式之后增加了串行扫描模式。实验结果表明扫描移位功耗和捕获功耗可降低50％-60％,故障覆盖率可达到无损,不需要
三维堆叠集成电路测试中的一个关键的挑战是在功耗约束下,在绑定前测试和绑定后测试中,协同优化测试应用时间和测试硬件开销.将传统的二维芯片的绑定前和绑定后测试调度方法运用于三维堆叠集成电路的测试调度会导致测试应用时间的延长.我们分别针对未堆叠的集成电路和N(N≥2)层芯片堆叠的3D-SICs,提出了一种功耗约束下的测试调度优化算法.在ITC02基准电路的实验结果表明,算法在功耗约束下,测试应用时间和测
本文提出一种基于FDR编码高效测试数据压缩的扫描树结构.首先,我们分析了扫描树技术和FDR编码技术结合的高效性.然后,我们提出了一种扫描树构造方法来降低确定位的数目,以进一步提高FDR编码的效率.实验结果表明,对于大的ISCA89电路,我们提出扫描树与FDR,ALT-FDR结合的方法比仅使用FDR,ALT-FDR平均分别多降低了16.65％,14.73％.我们提出的方法也优于当前的基于编码的方法.
消除隐藏面(hidden surface,简称消隐)丢弃了看不见部分,保留了可见部分,这样,不仅可以加快图形的处理速度,同时不会减少图形逼真性与图形真实感性。本文介绍了GPU流水线结构并研究了基于GPU流水线的背面剔除算法的硬件实现,通过采取优化措施,处理速度得到大幅度提高。本文还用SystemVerilog语言行为建模搭建验证平台,对硬件模块进行验证,提高了硬件设计的准确性。
在SoC芯片设计中，由于芯片测试引脚数目的限制以及基于芯片性能的考虑，通常有一些端口不能进行测试复用的IP核将不可避免地被集成在SoC芯片当中。对于非测试复用IP核，由于其端口不能被直接连接到ATE设备的测试通道上，由此，对非复用IP核的测试将是对SoC芯片进行测试的一个重要挑战。在本文当中，我们分别提出了一种基于V93000测试仪对非复用ADC以及DAC IP核的测试方法。对于非复用ADC和DA
相变存储器(Phase Change Memory,PCM)由于其高密度、低漏电功耗、抗辐射、非易失性、可扩展性等优势受到学术界和工业界的广泛关注,但是它面临着寿命有限、电阻漂移等可靠性问题。提高相变存储器的寿命和缓解电阻漂移对于其实用化十分重要。本文介绍了相变存储器的故障模型,延长其寿命的四类主要方法以及电阻漂移缓解方法。
随着集成电路设计复杂度不断增加，硅前验证已经难以保证没有错误进入硅后芯片之中。而在硅后阶段调试多核处理器芯片，非确定性错误是面临的重大挑战之一。本文针对多核处理器中非确定性错误的调试技术进行综述和深入分析。首先，介绍了多核处理器调试硅后调试技术面临的困难，特别是非确定性错误带来的新挑战；然后，概括介绍了国内外在多核处理器硅后调试特别是针对非确定性错误调试的最新进展，分析了已有方法存在的问题；最后，
作为延续摩尔定律的候选技术，三维(3D)集成技术具有多工艺集成、高性能、低功耗、高带宽、低芯片尺寸等技术优势。基于过硅通孔(TSV)散热的3D集成技术难以克服散热性能差和高工作温度的技术挑战，最近提出的基于微通道液态制冷的3D集成技术能够有效而彻底地改善3D芯片的散热问题。本文先介绍2D集成技术对多核片上系统(MPSoC)性能设计的限制；再引出基于TSV散热的3D集成技术及其面临的技术挑战；最后给
随着集成电路设计和半导体工艺的发展，以及人们对计算需求的不断提高，处理器的结构也逐渐由单核、多核向众核演化。与此同时，单个多核处理器芯片的功耗也迅速上升。但限于片上供电及散热等因素的限制，功耗成为限制众核处理器性能提升的主要瓶颈。因此，如何在功耗受限的前提下充分发挥众核处理器的计算能力，即高效的能耗管理方法，是当下计算机体系结构设计的关键问题之一。现有的管理手段主要有动态电压频率调节、多线程技术及