论文部分内容阅读
以电子模块系统并行总线(MⅢ总线)为研究对象，论述了基于FPGA的MⅢ总线接口仿真板的设计与实现。本论文根据MⅢ总线接口仿真板的性能要求和技术指标，探讨了仿真接口的设计方法和关键技术。针对接口板复杂的功能要求，提出采用EDA技术首选的自顶向下(top-down)的设计方法来开发系统中的硬件板卡，极大地提高了设计效率，缩短了研发周期。本论文针对MⅢ总线接口的复杂性，采用VHDL语言作为主要描述手段，并应用FPGA来完成总线接口板一板三功能(主设备、从设备和监控设备)的设计，增强了系统的稳定性和扩展性。针对系统的核心模块接口时序要求的高可靠性，选择用时钟同步输出信号的Moore型状态机来实现，有效保证了接口时序的可靠性，确保了整个系统的稳定性。