随着电子系统尺度的持续缩小，器件尺寸不可避免的会达到它的物理极限。纳电子技术作为新兴的技术，在器件集成密度、速度以及功耗等方面将比传统CMOS技术有显著提高。但是，由于极低的器件尺寸、以及制造工艺的精度等原因，使得可靠性问题成为纳电子器件与系统广泛应用前所必须面对的巨大挑战。　　 近年来，纳电子器件与系统的可靠性问题已成为电子设计与测试领域新的研究热点，主要集中在容变化、容缺陷和容错问题三个方面。本文所研究的纳电子系统可靠性问题的主要工作和成果归纳如下：　　 1)调研了新兴纳电子技术带来的机遇和挑战，以及目前主要纳电子器件的特点，着重研究了基于crossbar结构的纳电子系统的容变化逻辑映射问题和容缺陷逻辑映射问题。　　 2)在逻辑级，针对crossbar容变化逻辑映射问题，本文首次同时考虑多个优化目标，将容变化逻辑映射问题定义为多目标优化问题，通过扩展NSGA-Ⅱ算法来求解该问题。实验结果表明，本文的方法可以在在优化逻辑映射总延时的同时，平衡各条路径延时，此外，还可以为容变化逻辑映射问题一次提供多个可行解。　　 3)基于对crossbar容缺陷逻辑映射问题的研究，本文通过缺陷注入的方式，将容缺陷逻辑映射问题转化为容变化逻辑映射问题。在考虑容变化问题的同时，考虑容缺陷问题，经过改进的NSGA-Ⅱ也表现出了理想的效果。　　 4)在系统级，本文以纳电子系统的容错问题作为主要研究对象，在Nano/CMOS混合容错系统的基础上提出了拓扑相关的容错问题，并分析了该问题中冗余组织的代价构成。通过用权重二部图模型描述了容错系统的拓扑结构，并在此基础上为拓扑相关的容错问题设计了有效的冗余组织算法。通过相关实验结果，分析了拓扑相关的容错问题的重要性及其影响因素。