为了最大限度地缩减DC-DC电源模块的体积,传统的方法为使用SiP封装技术将电感堆叠到单个封装之内。然而,SiP的方式达到的集成度仍然有限,为了进一步提高集成度,必须使用片上集成SoC的方式将电感实现单片集成。传统的片上螺旋电感器实现的电感值较小,在几个nH的数量级,其所需的DC-DC变换器的开关频率很高,超过100 MHz,现阶段半导体工艺技术难以稳定实现如此高的开关频率,阻碍了螺旋电感的实际应用,也阻碍了DC-DC整体电源模块的小型化进程。本论文的研究课题来源是实验室在研的国家自然科学基金项目:“DC-DC变换器有源功率电感集成研究”。针对开关电感式DC-DC变换器的小型化、集成化发展趋势,围绕实现片上高集成度混合功率电感这一目标,其中混合功率电感包括螺旋电感和有源电感,对螺旋电感大电感值,功率化进行系统的设计,并且对电感有源化以及功率化进行深入细致的理论研究,总结目前集成设计中的各种问题,探索适用于DC-DC变换器的新型有源功率电感,替代部分无源功率输出电感实现混合功率电感,最终满足DC-DC变换器功率器件的单芯片集成。本文的创新点和主要研究成果如下:1.基于传统的差分螺旋电感器结构,提出了一种多层差分非对称螺旋电感器架构(MDSI),将螺旋电感值提高到百nH数量级。本文应用于DC-DC变换器的MDSI为5层结构。并针对该MDSI架构设计了一种螺旋电感器的布局参数边界条件计算方法,通过控制螺旋电感器的目标参数,匝数,线宽,外径和间距,定义目标函数和所有约束的采样点集合解决最优电感值问题。使用这种方法在已知且有限的芯片面积内寻找宽度上的界限以及相应的内径或外径是非常高效可行的。详细研究了MDSI螺旋电感器在提升电感值方面的优势,同时其又可以极大限度的节省占用的芯片面积,并改善所带来的寄生电容效应。这是由于,1)设计了多层多圈差分螺旋结构,每一层金属布线层中具有多匝螺旋状金属线圈,任意两匝之间形成差分耦合,并通过控制间距,实现最优耦合,从而将螺旋电感值提高到百nH数量级;2)通过控制每一层金属布线层中的相邻两匝金属线圈之间的间距大于零且小于等于一个金属线圈的线宽和任意相邻三层金属布线层中,中间层相对于上下两层存在收缩和扩张两种状态,将百nH数量级的螺旋电感器占用的芯片面积控制在220μm×220μm以下,实现了可用于DC-DC变换器的电感SoC片上集成;3)通过控制任意两层金属线圈之间错开的间距小于等于T匝金属线圈宽度相加的总和,和任意相邻两层金属线圈之间错开的间距大于零且小于等于一个金属线圈的线宽,实现了片上百nH数量级螺旋电感器的最优寄生电容效应。使用HFSS软件对所提出的MDSI架构进行了仿真验证,并与传统的差分和非差分结构进行了比较,仿真和比较结果证明本文设计的MDSI螺旋电感器应用于DC-DC变换器性能最佳,所需的开关频率在10 MHz以下,且具有很好的通用性。2.设计了一种功率化有源电感拓扑架构,使用有源器件模拟电感特性,该电路结构具有简洁高效的特点。所占用的芯片面积仅取决于该结构中的功率管所占用的芯片面积。并针对有源器件特性研究了有源电感的品质因数表征,给出了提高有源电感品质因数的方法。使用Spectre进行了仿真验证,仿真结果表明,该结构可以产生较宽范围的电感值,具有10 mA以上的负载电流,使有源电感得到了功率化的改进,可以作为一个MDSI螺旋电感器的串/并联辅助电感器适用于DC-DC变换器。现存有源电感的工作虽然在信号处理和低功耗方面有研究,然而在应用于DC-DC变换器等进行功率提升方面的还鲜有研究。本文研究内容力求迈出解决有源电感器功率能级提升问题的第一步。3.率先提出将混合功率电感器应用于DC-DC变换器,实现电感片上集成。将本文设计的MDSI螺旋电感器和有源电感器应用于DC-DC变换器仿真验证。片上螺旋电感器和有源电感器的优点是由它们的几何形状/布局,电路拓扑和工艺参数决定的。性能与其设计参数之间存在许多折中,本文研究了应用过程中电感器参数的竞争关系与权衡折中,给出了应用于DC-DC变换器中的螺旋电感器和有源电感器应该遵循的关于结构,拓扑,材料选择以及工艺设计的建议,并使用Buck型DC-DC变换器和Buck-Boost型DC-DC变换器进行了验证性的仿真。仿真结果验证了方案的可行性。本文所设计的MDSI螺旋电感器版图和有源电感器电路拓扑即将在本文所属的国家自然科学基金项目下一步的研究计划中使用Dongbu Hitek 0.18μM 1P6M BCD工艺进行投片验证。