论文部分内容阅读
由于SRAM型FPGA具有高性能、高逻辑密度和可重复编程等特性,其越来越多的应用于航天领域,成为星载信号处理、数据传输和飞行器姿态控制等系统的关键部件。然而由于SRAM型FPGA具有特殊的结构,容易受到空间辐射的影响,其中单粒子翻转引起的软错误是其受到的主要影响。FPGA的存储单元中,配置存储器占有最大的面积,最可能受到软错误的影响。另一方面,配置存储器不能通过传统的电路加固方式进行错误减缓,因此研究配置存储器的软错误减缓策略至关重要。本课题以Xilinx Virtex-7系列XC7VX485T芯片为目标器件,研究配置存储器的软错误减缓策略,并提出一种系统级的错误减缓方案,该方案可以有效降低软错误对配置存储器的影响,从而提高FPGA系统的可靠性。基于该方案,本课题设计一种针对FPGA配置存储器的刷新系统。该系统基于回读、检错、纠错的原理,通过ICAP(Internal Configuration Access Port)接口实现对配置存储器的读写,通过FRAME_ECC电路提供的校验值实现对配置数据检错与纠错。该系统具有检测帧数据中2位错误及纠正1位错误的能力,同时支持故障注入功能。对于大多数应用,用户电路并不会占用FPGA中全部的逻辑资源,即并不是所有的配置数据错误都会对用户电路功能产生影响。本文将配置存储器中与用户电路相关的帧称为关键帧,并采用主要对关键帧进行检错纠错的策略,将大部分检错时间分配给关键帧,可以有效的降低系统平均纠错时间,从而提高系统软错误减缓效果。最后,验证结果表明,本设计可以实现对配置存储器的多位故障注入,并具有检测2位错误和修复1位错误的功能。相比于Xilinx公司的Soft Error Mitigation(SEM)Controller,本课题设计系统的平均纠错时间更短,具有更强的软错误减缓能力。同时本课题设计的系统只占用FPGA全部逻辑资源的0.1%,具有非常小的面积和功耗开销,而较小的面积开销降低了其自身受到单粒子翻转影响而失效的可能,因此该系统具有很高的可靠性。