非晶氧化物半导体(Amorphous Oxide Semiconductor,AOS)与非晶硅(a-Si)相比有着更高的载流子迁移率,较大的亚阈值斜率和较大的电流开关比,与多晶硅(Poly-Si)相比有着更好的工艺一致性和较低的制备成本,其已被广泛研究应用于射频识别标签。目前,由于金属氧化物半导体薄膜器件的互补管性能还不一致,不能应用互补电路,因此制备的射频标签功耗较大。降低数字电路端的功耗对增大感应距离、增加标签的电路规模、提高通信稳定性有着实际意义。本文主要从三个方面降低射频识别标签数字电路端的功耗:1)针对单极反相器的功耗问题,在伪CMOS反相器的基础上进行分析,与静态电流高度相关的驱动管管宽被优化调整,调整后最大静态电流降低、输入晶体管栅面积降低、上升沿速度提高;提出了一种“重下拉”晶体管方案改善伪CMOS反相器,该方案通过增加两个晶体管使输出管栅极获得更低的截止电压以维持无比逻辑的特性,同时减少原负载管的过驱动电压和减少最大静态电流。2)针对译码电路的功耗问题,利用单极互补门改进现有的计数器+单极或非门方案。单极互补门在互补信号驱动下具有低静态电流的特性,而D触发器的输出信号即为互补信号,这对互补信号在移位链寄存器方案中没有被充分利用。通过利用D触发器的互补输出信号对基于互补门的3-8线译码器进行驱动,能够提高3-8线译码器的响应速度和减少冗余的静态电流。3)针对现有的曼彻斯特编码方案中需要使用奇数三倍阶环形震荡器和异或门倍频方案的问题,D触发器中6个与非逻辑元被重新利用,设计出一双相时钟驱动的曼彻斯特编码单元,该单元只需要单时钟及其反相信号驱动,速度功耗比提升。仿真结果表明,利用“重下拉”晶体管方案改进的五阶环形振荡器功耗相比伪CMOS方案下降了30.8%,用于替换移位链驱动电路方案的逻辑元后功耗下降了15.97%;利用计数器结合互补门的驱动方案相比移位链寄存器方案功耗降低了29.62%;双相时钟驱动的曼彻斯特编码单元相比异或门方案功耗速度比下降了49.69%;同时利用优化的逻辑元和优化的驱动方案改进后,译码器电路的平均功耗比移位链寄存器方案下降了48.86%。