半导体纳米线被认为是下一代纳电子器件的基本结构。作为一种性能优异的光电材料,近年来InAs纳米线受到关注。InAs纳米线表面被InP包层钝化后,其电子迁移率可达1.15×104cm2V-1s-1。但是,有关InP包层厚度对“芯-包层”InAs纳米线器件的电学特性影响,之前还没有实验研究。这些规律对设计高性能的纳米线器件具有重要意义。为此,本文针对“芯-包层”InAs/InP纳米线的生长、大规模排列和单根纳米线场效应晶体管制作,开展了系统的实验研究,得到了包层厚度与纳米线器件电学特性之间的变化规律。首先,使用两步法生长4种包层厚度的“芯-包层”InAs/InP纳米线,其中的包层厚度分别是0nm,0.9nm,5.4nm和18nm。其次,利用介电泳和表面刻槽相结合的方法,成功实现了单根纳米线的大规模排列,在一个芯片上制作了近千个单根纳米线场效应晶体管。最后,测试纳米线晶体管电学特性,获知纳米线器件的电子迁移率和电子密度。当InP包层厚度0nm增加到0.9nm时,电子迁移率增加；当包层厚度进一步增加时,电子迁移率减小；而随着包层厚度的增加,电子密度是单调降低。实验结果表明：InP包层可以有效钝化InAs纳米线的表面态,从而减小表面缺陷对载流子的散射,从而增加电子迁移率,并降低电子密度。然而,当包层厚度增加到大于临界厚度(5.4nm)时,晶格失配导致位错出现,从而产生载流子复合中心并降低电子迁移率。这种纳米线电学特性与包层厚度的变化规律,将为设计高性能微纳器件提供依据。