当今人们进入了以音频为载体的多媒体信息时代,信息数据量骤然膨胀,高效通信和存储接口已成为市场和研究的热点。而USB2.0接口标准以其能够将设备之间的数据传输速率提高到480Mbps的原因而在人们的生活中得到广泛的应用,市场上USB2.0的规格有三种,即高速模式、全速模式以及低速模式,在高速模式下的数据传输速度能够达到480Mbp。作为给USB2.0系统提供时钟信号的关键模块,锁相环直接影响到USB2.0系统的功能和性能。本文通过采用自偏置技术,加大了锁相环的输出频率范围,提高了锁相环的相位噪声性能。本文的主要工作就是给出了整个自偏置锁相环的设计方案,具体工作可以总结如下：(1)系统的分析了锁相环电路的工作原理、线性模型、噪声特征及常会遇到的非理想效应,并详细介绍了各模块电路的工作原理和电路组成,包括电荷泵、鉴频鉴相器、压控振荡器、环路滤波器、分频器等模块,为论文后续的研究和方案选择奠定了基础。(2)在TSMC0.13μm工艺下实现了一种锁相环电路,该电路采用自偏置技术。锁相环通过采用对称负载的延时单元、低噪声高线性度电荷泵、无死区的鉴频鉴相器等模块提高其输出信号的相位噪声性能。(3)在理论分析和系统设计的基础上,使用TSMC0.13um CMOS工艺进行流片,最终的锁相环芯片电路核心面积为540μm×280μm=0.15mm2,锁相环输出频率范围为200MHz到800MHz,中心输出频率为480MHz,在480MHz输出频率的相位噪声为-102dBc@1MHz,锁定时间为3.2μ s,在电源电压1.2V时整个芯片的功耗约为2mW。芯片的初步测试结果表明本文实现的锁相环电路达到了预期的功能以及性能指标。