如今,先进的半导体工艺制程已经进入到了十四纳米和十纳米,未来甚至可能发展到更小,随着每个晶体管特征尺寸的缩小,虽然功耗有所减少,但是单位面积上晶体管数目上的增加和主频率的提高使得整个芯片的总功耗大幅度增加,继性能和时序之后,集成电路的功耗问题已经成为了当前行业的第三焦点。本文从基本原理出发,研究了功耗的来源和低功耗设计技术,讨论了不同的低功耗策略的适用程度以及对性能可能造成的影响,着重从RTL的抽象层次对门控时钟、电源关断、多阈值等典型的功耗优化技术做出了讨论。本文的设计主体是南桥芯片,在时钟门控、电源关断、多电压、多阈值等低功耗技术优化后的基础上,针对几种特定的电路结构提出了相应的功耗优化策略,给出了部分改善后的电路模型,并对改善后的电路从面积、延时等方面做出了分析,本文提出的特定设计结构有七种,分别涉及到寄存器时钟、寄存器数据输入、存储地址空间、存储器时钟、反馈回路、数据选择器等细节问题。基于时序仿真的研究主要从三种普通设计部件出发:存储器、多路选择器和寄存器,但是其研究内容与特定设计结构的着眼点不同,更依赖于设计和仿真。本文分析了南桥芯片结构的功耗需求和特性,通过模拟南桥芯片真实的工作状态而拟定了三种功耗场景:门控状态下的低功耗场景、满载状态下的峰值功耗场景和普通工作模式下的常见功耗场景,它们分别对应不同的测试用例,本文基于UVM测试平台对测试用例进行综合仿真,最后利用功耗分析工具计算各部分功耗值并生成功耗报告。对于生成的功耗报告,本文结合所提出的二次优化方案分别批量分析,着重优化了南桥芯片中ACPI(Advanced Configuration and Power Management Interface)这一常见的IP模块。对比优化前后的功耗数据,最终得到,相比较仅仅使用低功耗技术手段优化设计的方式,针对设计本身进行二次优化得到的功耗值更低,优化后的功耗值相对优化前降低了5%~8%,而其中动态功耗值降低了19%~24%。