集成电路制造工艺的进步导致芯片上集成晶体管数目急剧上升，芯片日益趋向高功能密度和高工作频率。这不仅为设计同样也为测试带来了巨大的挑战，因为特征尺寸降低致使芯片中出现了更多的缺陷。制造中的缺陷包括阻性开路短路、边缘毛刺、工艺参数偏差、长互连线带来的耦合电容增加、电源噪声等因素，这些都会给电路带来小时延缺陷，从而给电路带来额外的时序错误而导致芯片失效。随着芯片设计进入45nm时代，小时延缺陷检测是保证电路高性能和高可靠性必不可少的步骤，因此如何选择针对小时延缺陷的测试路径是检测小时延缺陷的关键。本文首先研究了已有的时延故障模型，并选择了通路时延故障模型作为小时延故障模型。在此基础上，采用基于贪婪思路的深度遍历搜索算法和广度遍历搜索算法进行了小时延缺陷测试通路选择算法研究。为了解决贪婪算法在大规模电路搜索效率低的问题，本文从提出了三种解决方案，一是利用蚁群优化算法在保证关键路径搜索准确率的基础上大幅度提高了搜索效率；二是根据电路的拓扑结构选择电路的关键节点，提出了针对电路网络的PageRank和HITS节点重要性排序算法，在此基础上挑选出电路中关键节点，并在简化后的电路上采用蚁群优化算法进行测试通路搜索，进一步提高了大规模集成电路中针对小时延缺陷检测的测试通路的搜索效率；三是提出了一种基于电路中关键节点的子电路划分搜索关键通路算法，同样提高了大规模电路的测试通路的搜索效率。实验结果表明，本文提出的三种解决方案能够在保证测试通路搜索准确性的基础上有效提高针对小时延缺陷测试测试通路的搜索效率。