随着微电子技术的不断发展,工艺水平的不断提高,处理器性能不断提高,嵌入式存储器在微处理器中所占面积的比例将逐渐增大。预计到2010年,约90%的硅片面积都将被不同功能的存储器所占据。近年来,便携式设备的流行和高性能处理器的需要,对SRAM的性能提出了更高的要求。高速和低功耗正成为SRAM设计的主流设计方向。设计功耗低、速度快、面积小和可靠性高的SRAM是最优化设计的目标。在高性能微处理器设计领域,高速缓冲存储器所采用的SRAM的性能已严重制约微处理器性能的进一步提升。目前,通常采用全定制方法对SRAM进行专门设计和优化,使SRAM性能得到进一步提高,以缓解微处理器访问高速缓存时因速度不匹配而引起的访存瓶颈问题。然而,随着工艺特征尺寸的缩小,互连线的宽度也随之减小,从而在以前设计中被忽略的互连线的延迟显得越来越严重;超薄的栅氧层厚度使得电源电压持续降低,为了保证芯片的速度,阈值电压也随之降低。MOS管的亚阈值电流与其阈值电压呈反向指数增长关系,于是随之而来的亚阈值功耗越来越成为设计的瓶颈问题。本文在0.13μm CMOS工艺下,基于对以上出现的问题的研究,用全定制的设计方法设计了一款高性能的SRAM,完成了逻辑设计、版图设计、内建自测试设计以及最终投片验证的完整设计流程。在课题研究中对SRAM进行了分体设计,并对关键电路进行了修改和优化,包括采用多级译码、改进灵敏放大器、优化比较电路等措施提高SRAM的性能。模拟结果表明,本文所设计的全定制SRAM的读写性能和功耗参数有明显改善。其中,数据写入延迟小于798ps,读出延迟小于983ps,读写功耗为23.286mW,与同等工艺下编译器生成的SRAM相比,访问时间减小了20%,平均功耗减小了10%。