第五代移动通信系统（5G,5th Generation Mobile Communication Systems）新空口（NR,New Radio）标准规范定义了灵活的参数集和帧结构,引入了大规模天线、波束赋形、新型信道编码方案等技术,旨在大幅提升以人为中心的移动互联网的同时,全面支持以物为中心的物联网业务,实现人与人、人与物和物与物的智能互联。大规模多输入多输出（MIMO,Multiple Input Multiple Output）技术通过在基站侧配备大规模天线阵列,充分挖掘空间维度资源,大幅提高通信系统的传输可靠性和频谱效率。本文面向大宽带大规模天线配置下MIMO原型验证系统,针对5G演进的大规模MIMO上下行数据传输方法,重点围绕宽带大规模MIMO信号处理和LDPC编译码两大问题,完成基于可编程逻辑器件（FPGA,Field Programmable Gate Array）芯片的大规模MIMO信号处理和可变码长可变码率LDPC编译码器的设计与实现。具体内容包括:首先,针对面向5G演进的大规模MIMO系统上下行数据传输方法,回顾了上下行数据传输过程中的加扰、调制、层映射、资源映射、OFDM调制等处理过程。进而,围绕大规模MIMO系统上下行数据传输中计算密集的MIMO信号处理和信道编译码两大问题,分析了它们在系统实现中的面临的难点与挑战。最后,基于FPGA计算架构对大规模MIMO原型验证系统进行设计,包括其系统架构和硬件组成。其次,完成了包括下行预编码与上行信号检测的大规模MIMO信号处理FPGA架构设计与实现。下行传输时,所提出的实现架构兼容匹配滤波（MF,Matched Filter）预编码、迫零（ZF,Zero Forcing）预编码和正则化迫零（RZF,Regularized Zero Forcing）预编码等传统预编码,以及基于统计信道信息和瞬时信道信息的鲁棒预编码。上行传输时,所提出的实现架构兼容MF检测、ZF检测、最小均方误差（MMSE,Minimum Mean Square Error）检测及基于QR分解的MMSE简化算法等多种检测方法。在此基础上,完成了系统中大规模MIMO信号处理部分的平台功能模块划分、各子模块的逻辑设计与实现以及相应的定点化设计,并给出FPGA芯片资源消耗情况。最后,完成可变码长可变码率LDPC编译码器的设计与实现。围绕支持可变码长可变码率LDPC码编译码时传统并行编译码结构资源利用率低下问题,提出了一种支持不同参数多码块并行处理的LDPC编译码器实现结构。在此基础上,优化设计了码块并行、码块交织、校验矩阵重排、偏移循环移位和分布式提前终止等策略。进而完成模块功能划分,模块逻辑设计、开发与测试,并给出编译码器的FPGA芯片资源消耗情况、吞吐量性能以及误码率性能。测试结果表明,所提出并设计实现的LDPC编译码器具备高速高效的设计特性,能够很好地解决计算资源损耗问题。最后,在5G NR LDPC编译码器基础上,给出通用QC-LDPC编译码器的配置流程。