可重构计算(Reconfiguration Computing)作为一种新型的体系结构和时空域信息处理模型,既具有接近于专用集成电路的高性能,又具有通用处理器的高灵活性,填补了传统软/硬件之间的鸿沟,在嵌入式及高性能计算领域具有广阔的应用前景,为现代计算方法及体系结构提供了新的选择。动态局部可重构技术,通过动态重构FPGA芯片中的局部逻辑资源,从而实时改变系统的部分功能,实现了硬件资源的时分复用,构造新的计算平台,这种技术是数字系统设计方法和设计思想的变革。特别是支持RTOS软/硬件任务协调调度的系统级局部可重构系统已成为当前计算机嵌入式系统研究中的新热点。　　 我国目前基于FPGA可重构技术方面开展的研究相对很少,大部分处于学术研究和执行验证阶段,许多关键问题面临着突破,如资源利用率、配置时隙、软/硬件任务协调调度和管理等。本文正是针对可重构SoC系统所面临的相关问题进行了研究和分析。本文主要工作如下:　　 (1)介绍了可重构技术的研究背景、意义以及研究进展等相关基础知识。同时对动态可重构原理、设计流程和基于一维和二维局部可重构模型进行了深入探讨。通过设计方法对比,选择了最新的基于早期获取的动态局部可重构设计方法EAPR。　　 (2)利用基于支持动态局部可重构的Virtex系列FPGA作为目标开发平台,设计和实现了一种全新架构的动态局部可重构系统DPR—SoC并编写了相关的外设驱动。该SoC系统采用FPGA内嵌的PowerPC处理器控制局部模块的动态重配置,采用具有数据并行传输方式内部配置访问接口ICAP来进行数据配置,相比其他的配置方式,该方式下的重构速度要更快。　　 (3)本文针对可重构系统软/硬件任务协调处理研究,在所设计的DPR-SoC系统上成功移植了实时操作系统μC/OS-Ⅱ；同时详细阐述了实时系统下的软/硬件协调处理及调度原理,定义了硬件任务的概念,提出了一种软/硬件协调调度处理的能耗近似最优方法,增强了系统的灵活性和减少了处理复杂应用的时间及能耗。　　 (4)最后对针对可重构系统关心的相关问题,如资源利用、配置时隙及软/硬件任务协调处理性能,根据实验数据结果进行了比较与分析。　　 实验表明,本文所设计支持软/硬件任务协调处理的DPR-SoC相比于硬件固定和纯软件嵌入式系统,具有明显的性能优势。　　 本课题的研究成果为可重构技术在自适应硬件系统、硬件容错技术、航空航天电子系统、音视频处理系统中的应用打下了的基础。