目前,系统芯片(SoC)的设计是由嵌入式IP核组成。其中,嵌入式IP核包含有数字IP核、模拟IP核及数模混合IP核。在数模混合IP核中不仅有数字信号而且有模拟信号及数模混合信号。因此,要测试数模混合 IP核必须测试这三种信号,可是模拟信号和数模混合信号测试,都是当前亟待解决的测试难题。　　对数模混合信号的测试,采用边界扫描和内建自测试技术已有相关的研究。在对已有的测试混合信号的方法进行深入研究后,本文设计了基于IEEE Std1500的数模转换器、模数转换器测试壳,并对外壳的旁路寄存器模块、边界寄存器模块、指令寄存器模块和Wrapper接口单元进行了相关的改进,使所设计的测试壳,能够实现对数字核以及数模混合核提供测试数据的端口。最后结合已嵌入的 ADC和 DAC模块,设计了相应的控制器模块,组成完整的测试系统,它支持串行测试和并行测试,而且输入的测试数据可以用于测试数字电路和模拟电路,从而达到对数模混合电路进行测试的要求。　　通过在Quartus II软件和PSpice软件平台上,对各模块进行组合连接,以存储器的测试仿真来验证兼容原标准的测试,以同相比例运算电路的测试仿真来验证模拟电路的测试,以程控运放电路的测试仿真来验证数模混合电路的测试。通过仿真结果表明,基于1500标准外壳的设计可以实现对混合信号的测试。