锁相环频率综合器被广泛应用于射频无线收发机前端中,为上变频或下变频提供本振信号。CMOS工艺尺寸的不断缩小和晶体管本征频率不断提高为高频率的频率综合器设计提供了可靠的工艺基础。在高频频率综合器的系统与关键电路性能指标中,本振的相位噪声限制了系统可以实现的最终信噪比以及系统的最小误码率。随着无线收发机应用的高速发展,宽频带、低相位噪声和高能效成为锁相环频率综合器的研究热点方向。本文围绕高性能CMOS全集成频率综合器的系统与关键模块电路设计方法展开。具体的研究工作体现在以下几个方面:论文首先介绍了锁相环频率综合器的系统架构及其相关的性能指标,建立了锁相环频率综合器的S域线性时不变系统模型,并分析了简单锁相环的环路特性。基于三阶及四阶锁相环环路滤波器的特性分析,研究了锁相环频率综合器的环路稳定性及动态特性,获得了锁相环各个模块的相位噪声传递函数,指导锁相环系统参数以及模块电路的设计。传统的交叉耦合压控振荡器(VCO)因其简单的结构和低的相位噪声而受到广泛的关注,C类VCO是传统交叉耦合VCO的一种改进结构。相比于传统的交叉耦合VCO,C类VCO的相位噪声更低。但是高频的C类VCO存在可靠性差、振幅不稳定性和调谐线性差的问题,为了满足锁相环频率综合对VCO的相位噪声和环路稳定性的要求,本文设计了一款低噪声、宽频带的C类VCO。该VCO包含两个控制环路,偏置稳定反馈环路使交叉耦合管偏置在C类工作模式,振幅调整反馈环路用于检测并控制VCO的振幅。在起振时,提出的双反馈环路VCO产生时变的偏置电流;在VCO稳定后,根据特定需要调整VCO输出摆幅,从而实现VCO功率和相位噪声的优化。该VCO采用TSMC CMOS 65nm 1P9M工艺设计流片,供电电压为1.2V,功耗为8.2mW。VCO频率调谐范围10.3~11.96GHz,调谐增益约为110MHz/V,输出载波频率偏移1MHz处的相位噪声小于-106dBc/Hz。当双反馈环路开启后,VCO的振幅调整反馈环路检测摆幅并判断VCO需要调整振幅,测试的VCO输出频率为11.96GHz,在距离载波频率偏移100KHz处的相位噪声从-76dBc/Hz降低到-85dBc/Hz,而在距离载波频率偏移1MHz处的相位噪声从-102dBc/Hz降低到-106dBc/Hz。本文基于TSMC CMOS 65nm 1P9M工艺设计并实现了双环VCO分数分频锁相环频率综合器的具体电路。由于频率综合器的相位噪声与建立时间均受温度、工艺条件、电压波动等非理想因素的影响,因此,适当的余量设计与可配置调控变得不可避免。文中设计了可编程环路滤波器、可编程输出电流电荷泵、可编程死区时间鉴频鉴相器、高速宽分频比的分频器和可控时间自动频率校正电路。锁相环的模块可编程设计方法不仅使模块克服工艺和外部环境的变化,还可以灵活调整锁相环的环路带宽和建立时间。可配置的环路参数可以有效地减弱锁相环外部的非理想因素的影响。带隙参考电流源为可编程电荷泵提供一个稳定的、无温漂和低噪声的基准电流源。高速可编程分频器包含一个高速预分频器和一个可编程的多模分频器,多模分频器采用简并TSPC触发器与组合逻辑的方式来减少传输延迟和提高工作频率。数字ΔΣ调制器输出调制信号控制多模分频器实现小数分频。频率综合器的输出使用缓冲电路匹配50欧姆的测试探头。在1.2V的供电电压下,该锁相环频率综合器的功耗为18.2mW,该芯片核心面积为1.5mm~2(包含片内集成的环路滤波器)。测试结果表明:输出频率范围为10.3~11.96GHz,距离载波频率偏移1MHz处的相位噪声小于-106dBc/Hz。环路带宽为180kHz,积分抖动小于1ps,FoM值为-228dB,参考杂散和分数杂散不超过-69.3dBc。VCO的振幅控制电路检测输出摆幅并判断VCO需要提高摆幅时,频率综合器在载波频率为11.96GHz,在距离载波频偏100KHz处,频率综合器的相位噪声从-73dBc/Hz降低到了-80dBc/Hz,而在距离载波频偏1MHz处,频率综合器的相位噪声从-103dBc/Hz降低到了-106dBc/Hz。