运动估计是视频信息处理中的关键技术，主要目的是获取视频图像的运动信息，实现视频信息的压缩。然而，在视频压缩编码系统中运动估计的计算量占整个系统计算量的60-80％，其实现算法直接影响到系统的效率，因此寻找实现简单、快速、高效的运动估计算法成为视频信息处理领域的一个研究热点。由于基于块匹配的运动估计容易实现，从而被大多数视频编码国际标准所采用。其中全搜索是一种最简单、最直接的块匹配算法，但该算法的计算量太高很难满足实时视频处理要求，从而导致了很多快速块匹配运动估计算法的出现。在这些算法中，四步搜索算法充分考虑了真实的视频序列中运动矢量的中心偏置特性，从而提高了运动估计的搜索速度和搜索质量。虽然目前研究者提出了一些四步搜索算法的硬件实现方法，但这些方法所需要的硬件资源较多、数据复用率低，因此寻找有效的实现方法成为研究者的主要任务。针对这些问题，从算法到硬件实现的角度进行了运动估计硬件结构的研究。 本文分析了实现全搜索算法的各种脉动阵列结构以及部分快速搜索算法的硬件实现结构，发现了脉动阵列虽然能获得很高的吞吐率，但其计算处理会出现较长的延迟时间，给实际应用带来很多问题，因此不能直接用于快速搜索算法。 为了实现四步快速搜索算法硬件结构中对数据流重用，提出了一种新的流水线结构。该结构利用搜索点之间的候选区数据重叠的特征，将多个搜索点计算重复使用的数据放在移位寄存器组中，从而实现数据重用，减少对数据的重复访问，加快了处理速度，满足实际应用要求。 根据新的流水线结构，提出以处理单元计算中断、冗余计算消除等技术为基础的四步运动估计搜索算法硬件实现方法。通过寄存器与处理单元的有效配置，有效地实现数据行、列复用，从而减少了硬件资源的开销，降低了系统的功耗。 本文以现场可编程门阵列(FPGA)为实现平台，通过自上而下的设计方法，实现了四步搜索块匹配运动估计算法。通过对系统的仿真结果分析，验证了本文提出的方法与传统的方法相比减少硬件资源，减少43.5％至63.2％的存储器访问次数，从而进一步表明本文建议的方法是有效的。