论文部分内容阅读
∑-△调制器(Modulator)是Σ-△模数转换器(Analog to Digital Converer,ADC)的模拟部分,是决定Σ-△模数转换器性能优劣的重要组成部分。∑-△调制方式主要利用过采样技术和噪声整形技术,能够有效降低器件匹配程度和设计复杂程度对模数转换器性能的直接影响,并且便于利用现代VLSI技术的高速,高集成度优势,以其高精度,良好的线性度,较低噪声,较强抗干扰能力和易于与数字电路集成等优势,成为模数转换器设计领域较为普遍采用的方案。本文研究和设计了一种运用于生物医学科技领域的二阶全差分Σ-△调制器电路。设计采用CSMC0.5um CMOS工艺,电源电压采用3.3V,并利用Cadence相关仿真工具进行仿真和Matlab工具进行数据处理,最后进行优化。本文的设计目标为：对于输入信号带宽为2kHz的信号,采用过采样率为256,过采样频率为1.024MHz,最终达到信噪比不小于100dB,有效位数不小于18bit的二阶全差分Σ-△调制器电路,最终版图设计做到面积和功耗的最大优化。本论文首先对Σ-△调制器的基本理论以及相关内容进行了综合介绍,并且着重介绍了∑-△调制方式中两项关键技术——过采样技术和噪声整形技术。对Σ-△调制器电路的性能指标进行了较为细致的分析,并结合分析确定该设计的基本指标。接着本文分析了Σ-△调制的基本结构类型和非理想因素对Σ-A调制器性能的影响,并建立相关模型进行分析优化。最终确定设计结构为二阶全差分Σ-△调制器结构。然后采用从局部到整体的设计思想,利用Cadence相关工具进行各个功能模块的电路图和版图的设计与仿真。其中包括全差分运算放大器电路、带隙参考源电路、开关电容积分电路、高速钟控比较器电路、不交叠时钟产生电路等模块的设计。设计的最终结果为：在上述设计条件的约束下,得到的二阶全差分Σ-△调制器可以获得105.3dB的信噪比和18.09bit的有效位数,最终的芯片面积为1.565mm2,基本达到了预期的设计目标,设计较为成功,并在高精度模数转换器设计领域具有一定的理论价值和实际应用价值。