论文部分内容阅读
本文的主要内容包括以下几个方面的研究工作:Ge2Sb2Te5相变材料的制备与性能表征;掺杂N、O、B对Ge2Sb2Te5薄膜结构和电学性能的影响;C—RAM器件单元制备工艺与电学性能表征等。 首先,本文全面综述了硫系化合物随机存储器C—RAM的研究进展,简单介绍了其记录原理、发展历程和应用前景,详细论述了C—RAM的特点、相变材料和发展趋势,重点叙述了C—RAM的结构设计、器件单元纳米化的措施和器件工艺过程中的几个关键问题等内容。 通过优化工艺,制备出了质量优良、能够满足C—RAM器件需要的Ge2Sb2Te5相变薄膜,系统全面地研究了其结构、原子键合状态和电阻性能,热致Ge2Sb2Te5膜相变有两个过程:非晶态到FCC晶态的转变,结晶温度约为175℃;FCC到六方晶态的转变,结晶温度约为365℃。Ge2Sb2Te5薄膜的非晶态与晶态之间的电阻相差非常大,可达6个数量级,完全可以满足C—RAM器件的要求。 首次深入探讨了N、O和B掺杂对Ge2Sb2Te5结构和电学性能的影响。掺杂N、O和B三种元素后,Ge2Sb2Te5薄膜的晶格都发生了畸变,甚至产生分相,但当掺杂量和退火温度都很高时,分相不再发生,FCC到六方结构的相变也被抑制,薄膜结构仍为FCC结构;掺杂的N和O与Ge键合,分别生成Ge3N4和GeO2,对晶粒有很明显的细化作用;N和B的掺杂量较低时,薄膜的电阻—温度特征曲线中出现了两个明显的电阻下降台阶,这利于C—RAM的多级存储;三种元素的掺杂量较高时,晶态电阻在很大温度范围内变化范围很窄,稳定性大大提高,有利于改善C—RAM的存储性能。 在国内首次利用FIB法制备出纳米量级的C—RAM器件单元,器件单元中电极与相变材料的接触面最小直径可达60nm,采用自主设计搭建的C—RAM电学测试系统测出了其Ⅰ-Ⅴ特征曲线,并成功实现了器件单元的可逆相变过程,器件单元中Ge2Sb2Te5相变材料晶化过程的最小临界电流(SET电流)为0.28mA,这对今后研究C—RAM的存储性能非常有益。 首次把Sb2Te3相变材料应用于C—RAM,初步研究了Sb2Te3相变材料的结构和电阻性能,Sb2Te3相变材料的C—RAM器件单元中电极与相变材料的接触面最小直