论文部分内容阅读
环形振荡器具有调谐范围大,占用面积小,可提供多相位输出,电路简单便于集成等优点,被广泛应用于锁相环、分频器、模数转换器等多种电路中。但是,环形振荡器中MOS晶体管的热噪声和闪烁噪声会产生较大的相位噪声,因此低相位噪声环形振荡器逐渐成为研究的热点和难点之一。为了减小环形振荡器的相位噪声,本文对延迟单元中噪声对输出波形的影响进行了分析,研究了噪声消除结构对延迟单元输出电压的影响以及可用来减小环形振荡器相位噪声的作用,并提出一种采用噪声消除结构的差分延迟单元。该延迟单元由主路径、辅助路径以及有源反馈构成。输入信号分别通过主路径和辅助路径在输出端形成反相的差分信号;主要噪声源一部分通过主路径直接到差分输出的一端,一部分通过反馈环路回到输入端,之后经过辅助路径到达差分输出的另一端,从而形成同相的共模信号。当满足噪声消除条件时,输出两端的噪声电压相位和幅值均相同,因此噪声电压相互抵消。该延迟单元通过引入一个镜像极点来提供额外的相移,使单个延迟单元能够在振荡频率处提供90°的相移和大于或等于一的增益。因此仅需两级延迟单元就能满足振荡的条件,减小了噪声源的数目,并能够提供具有正交特性的输出波形。由于差分延迟单元输出端的噪声电压与振荡器的时钟抖动密切相关,并且相位噪声和时钟抖动存在一定的数量关系,因此采用噪声消除结构的两级环形振荡器能够有效降低时钟抖动并减小相位噪声。本文采用TSMC 0.18μm CMOS工艺,基于Candence平台设计了一个采用噪声消除结构的两级环形振荡器,并在相同的仿真条件和中心频率下,与传统三级环形振荡器进行对比。对比结果表明:采用噪声消除结构的两级环形振荡器具有较低的相位噪声,与传统三级环形振荡器相比,相位噪声减小了11.7 d Bc/Hz@1 MHz。最后,在Cadence Virtuoso下完成电路版图绘制和后仿真,并根据结果对版图进行优化,最终后仿结果表明:当电源电压为1.8 V时,采用噪声消除结构的两级环形振荡器振荡频率为800 MHz,在偏移中心频率1 MHz处的相位噪声为-117.38 d Bc/Hz,频率调谐范围为280 MHz-1.35 GHz。