论文部分内容阅读
高速数字OQPSK(Offset Quadrature Phase Shift Keying)数据传输系统具有高数据率、良好的频谱利用率和抗信道非线性能力、设备体积小、重量轻、可靠性高等优点,适应全球信息化、远程多媒体通信流量剧增的趋势,可广泛应用于高速卫星通信系统和地面宽带移动通信系统。因此,对于高速OQPSK数字解调技术的研究具有重要的实际应用价值。载波、时钟同步是解调的关键环节。OQPSK调制方式I、Q两路错位半个码元的特殊性使其同步算法较传统的QPSK更复杂。针对OQPSK调制方式的同步算法已有多种,但这些算法在移动设备发射功率受限和传输距离远所导致的接收信号信噪比很低的实际应用情况下不能达到同步的要求。而且,接收的高速率调制信号是宽带信号,受信道或接收机前端模拟滤波器非恒定群时延特性影响严重,同步解调性能大大降低。另外,数字解调器的解调数据率往往受到数字器件工作速率的限制。本文将针对上述一系列问题开展了如下的工作:1.对现有数字接收机同步算法进行理论分析、仿真、性能及比较,结合本系统实际应用背景的参数要求,通过选择、综合和改进,提出了根据同步估计量自适应调整同步系统参数的同步方案,实现了适合工作在很低信噪比(可低至-2dB)情况下的OQPSK数字解调器的载波、时钟同步。2.研究信道或接收机前端模拟滤波器的非恒定群时延对宽带调制信号同步解调性能的影响,并设计数字滤波均衡器减小非恒定群时延的影响。3.研究高速数字信号处理的并行结构设计与实现方法。将解调器的同步解调算法转化为并行结构,并根据实际情况优化结构,最终实现480Mbps的高速解调。4.对数字解调器系统进行Matlab / Simulink仿真,其中包括算法理论仿真、并行结构实现仿真和定点数仿真,验证算法的有效性、并行结构的可实现性。5.完成高速OQPSK数字解调器并行同步解调的FPGA实现。主要完成同步解调各个并行模块和整体的VHDL设计和仿真。在Xilinx公司的基于芯片XC4VLX25的FPGA开发试验板上对各个模块进调试。研究结果表明,本同步解调方案和并行实现结构在性能上满足高速OQPSK数据传输系统项目设计的要求。