对于射频收发前端的设计,频率合成器是其中非常重要的一部分,它是现代雷达、通信等电子设备中是决定其性能的关键部件,可以称作是电子系统的“心脏”。随着现在电子技术的进步,系统对频率合成器的精度、频率分辨率、转换时间和频谱纯度等指标提出了越来越高的要求。当前,采用直接数字频率合成(DDFS)技术来产生一定频率信号已经得到了广泛应用,但受其输出频率不高的限制,毫米波频段信号必须通过频综技术变频得到。各种频率合成方式都是基于考虑频率范围、频率步进、频谱纯度、变频时间等主要技术指标来设计的。本文首先介绍了常用频率合成器的主要实现方式,包括直接频率合成、间接频率合成(即锁相环合成技术)、直接数字合成(Direct Digital Synthesis, DDS)以及混合式结构。从相位噪声和杂散等角度分析了这些频率合成方案的优缺点。由于本项目要求在多个频段都有输出要求,为了实现系统的简单实用,我们研究了在级联系统中频率合成器的锁相环(Phase Locked Loop, PLL)、混频器、分频器和倍频器等关键部件产生杂散的原因与抑制方式,以及系统相位噪声模型。通过这些理论分析,我们证实了项目指标要求的可实现性。为了保证不同功能模块之间的隔离性,要求我们在电磁屏蔽方面有充分的考虑,合理设计电路和腔体。本文论述的频综器应用于一种8毫米频段全相参雷达的射频收发前端。其中频综器的输出频率主要包括:S/C波段本振信号、S/C波段发射信号、毫米波本振信号以及毫米波发射信号。本设计充分利用了直接数字频率合成(DDS),锁相环(PLL),FPGA等各自的性能特点,既降低了各级变频本振和脉宽可变LFM信号的实现难度,又在频谱纯度(相噪和杂散水平)与变频时间等关键技术指标上得到了较高的综合表现。LFM信号由DDS在较低的频率(80MHz)产生,然后,通过三次上变频至8mm频段作为毫米波发射信号,接收端,对8mm接收信号做二次下变频为80MHz中频信号供基带处理。各级变频本振通过倍频器和锁相环提供。测试结果表明:在S/C波段的PLL本振源步进为10MHz,带宽500MHz时,发射端杂散电平小于-65dBc ,接收端杂散小于-65dBc ,相噪水平均优于-85dBC/Hz@1KHz,系统最大变频时间小于15us,满足了该项目中射频收发前端的各项指标要求。