论文部分内容阅读
随着半导体制造技术的发展,市场对移动电子设备的要求越来越高,超深亚微米工艺已广泛应用于芯片制造,芯片的低功耗设计变得越来越重要。当前的低功耗设计已经有相应的理论基础和一些相应的设计技术,比如从降低动态功耗出发的门控时钟技术;从降低静态功耗出发的多阈值电压技术、门控电源技术,以及较复杂的动态频率电压缩放技术等等。然而当前芯片规模庞大,功能种类繁多,运行频率越来越高,增加了对其进行低功耗设计的复杂程度。鉴于各种低功耗技术都会对设计本身带来不同程度的影响,因此需要针对不同的设计需求合理地规划使用低功耗方法。本课题来源于英特尔无线通信技术公司的一款手机基带芯片项目,对其中的TD-SCDMA通信模块完成了低功耗的后端设计,并提出了基于数据路径的动态低功耗方法设想,在TD模块的后端设计中对其进行了探索。本文首先研究了数字电路中的功耗理论,对现有的低功耗技术及统一电源格式UPF进行了分析,在此基础上完成了TD模块的低功耗后端设计。针对TD模块的特点,在后端设计中进行了合理的UPF定义与布局规划工作,讨论并实现了电源规划、布局、时钟树与布线等内容。随后在此基础上,本文继续深入研究了基于数据路径的动态低功耗技术(Dynamic Power Reduction of Data Paths,DPRDP),详细论证了这一技术的理论基础,并初步讨论了其在后端设计中的应用方法。通过将动态低功耗技术DPRDP加入已经完成的TD模块后端设计流程,可以实际探索其在芯片后端设计阶段对时序、布线拥塞等方面带来的影响,以及各个步骤执行时间的变化情况。而最终的结果可以通过功耗分析来与之前的数据进行比较,确定基于数据路径的动态低功耗技术的有效性。本文中的设计使用了新思科技公司的IC Compiler物理设计工具、PrimeTime时序分析工具与PrimeTime-PX功耗计算工具,采用台积电28nm工艺,完成了不同设计流程的TD模块后端设计。根据功耗计算的结果,采用基于数据路径的动态低功耗方法最多可使TD模块的动态功耗降低约20%,进而使得总功耗降低了10%。然后在时序、布线拥塞与实施时间三个方面探讨了该应用在后端设计中造成的影响,在TD模块的设计中并未发现此方法会对设计的完成带来明显困难,初步确定了基于数据路径的动态低功耗方法可以用于实际电路的设计。本文的最后进一步讨论了此方法的实际效果与影响,并且展望了其更为合理的应用方法与条件。