论文部分内容阅读
随着雷达系统的发展,相应的雷达模拟器对数据处理的要求也在提高。要求其具有高速大容量的模拟回波产生能力以提高模拟精度,而传统的存储器件已无法满足上述需求。SATA2.0传输标准具有传输速率高、抗干扰能力强等优点而成为高速大容量存储介质硬盘的数据传输标准。但其主机端通过软件进行控制,因此以FPGA为代表的部分电子系统鉴于上述原因而无法使用SATA2.0硬盘作为数据存储介质。本课题对上述问题展开研究,针对雷达模拟系统中对数据的产生需求设计了一款基于SATA2.0协议的高速大容量存储控制系统。论文主要工作如下:1.根据所完成工作从命令级别到比特级别由高到低的不同抽象层次,设计了由命令控制层、传输层、链路层和物理层组成的SATA2.0控制器架构。设计了通过读/写起/始扇区地址进行操作的控制接口与工作时序及其对应操作的指令集。2.分别设计了命令控制层、传输层、链路层和物理层各模块的主要功能、结构、外部接口及内部工作时序。(a).通过分析SATA2.0协议数据传输中帧的交互过程,设计并实现了由LBA地址计算模块和DMA与PIO读/写控制模块组成命令控制层。(b).设计并实现了由帧组建和帧接收分析模块组成的传输层。实现了根据命令层指令完成帧级别数据的组建和接收帧信息提取的功能。(c).设计并实现了由收发控制模块、CRC校验模块和扰码运算模块组成的链路层。实现了收发帧的加解扰、CRC校验和通过原语交互来实现帧传输的控制功能。(d).设计并实现了由高速串行收发器GTX和OOB模块组成的物理层。实现了传输开始与设备端的初始化握手和在SATA2.0总线上进行高速串行传输的功能。3.针对FPGA特殊的逻辑结构,采用控制和数据部分独立的结构,并加入多级寄存,优化了整体架构和时序性能。并设计中断时间恢复均衡模块提高工作效率。4.通过对SATA2.0控制器增加相应外围接口,设计了基于SATA2.0协议的数据存储控制系统。并在SAR实时仿真平台中成功应用。同时设计了FPGA测试模块及针对其性能的测试方法。根据结果分析,证明本设计具有较高的工作效率和传输稳定性。最后通过对比本设计所应用的SAR雷达模拟系统中软件仿真与硬件处理结果,证明了基于SATA2.0协议的高速大容量存储控制系统的设计是合理的。