全息再现是光学全息术的关键性一步,本文在数字全息术的基础上,以提升计算速度为设计目标,运用FPGA技术来实现全息再现运算。主要研究在Altera公司开发生产的FPGA芯片上实现全息的再现算法和缩放算法,最终设计一个简易的基于FPGA的全息再现系统。文中运用了Quartus Ⅱ 12.0软件和ModelSim-Altera 10.0d软件完成了系统的设计和仿真,并联合Matlab软件进行了算法的验证。本文设计的系统核心由数据输入模块、全息再现计算模块、全息缩放计算模块和VGA现实模块组成。其中数据输入模块的功能是读取存储在Micro SD Card中的JPEG格式的数字全息图,将数据输入到系统中,采用SPI的驱动模式。全息再现计算模块和全息缩放计算模块,是将菲涅尔全息再现算法和全息图的缩放算法进行分步模块化,在减少物理资源的占用率的前提下,达到尽量提升计算速度的设计目的。通过对算法进行一定的近似和修改,构架出相应的计算模块。VGA显示模块根据VGA信号的工作方式,利用FPGA芯片产生相应的模拟驱动信号。最后对这个设计得到的基于FPGA的全息再现系统,进行了仿真验证,所得结果与Matlab软件仿真所得结果相吻合,证明该系统能顺利地完成全息图的再现和缩放功能。