在集成电路设计过程中，物理设计是必不可少的重要设计环节。物理设计是以满足约束指标为前提，通过对设计目标的不断优化来完成布局布线的实现过程。传统流程对设计目标的优化各有利弊，对约束指标间的相互影响不够重视，存在改进的空间。本文以一款商用电能计量芯片为例，通过理论分析结合试验比较的方法，完成了基于SoC Encounter工具的物理设计流程均衡优化。在布局规划阶段，通过基于多目标约束的布局方案评估，实现性能与成本的最佳均衡。在时钟树综合阶段，依据均衡策略以最大时钟延时增加5%为代价换取时钟级数减少及时钟偏斜降低23%的性能提升，完成时钟综合器件类型和强度的优化。在布线阶段，依赖于付出一定合理代价成本的优化对策使信号完整性问题得以解决。论文的创新之处在于提出物理设计的均衡优化策略，即在布局布线过程中全面考虑优化方案对不同设计步骤及不同约束指标间的综合影响，进行设计目标改善评估，如果获得性能提升幅度超过代价成本增加幅度时，就视为实现均衡折中的最佳优化。论文对布局方案的评估方法及时钟树综合驱动器件的选择策略具有一定的实用价值，可根据设计要求移植到其它深亚微米项目中。