目前全球大约有2.85亿视力障碍人士,他们因失去视觉这一重要信息源而渐渐被社会边缘化。通过将视觉图像处理技术应用到盲人辅助系统中帮助他们更好地从周围环境获取信息,具有较大的工程意义和社会意义。随着深度学习的发展,以卷积神经网络为基础的目标检测算法开始应用到盲人视觉辅助系统中,其在识别率和鲁棒性上都优于传统图像处理技术。然而,因为卷积神经网络运算中包含大量乘加计算与频繁的数据读写,导致算法移植到资源有限的嵌入式系统中会遇到实时性差和功耗过高的问题。针对上述难题,本文将通过优化存储系统与计算结构两个方向,研究设计卷积神经网络硬件加速电路这一关键技术。本文主要研究内容包括:1、研究卷积神经网络中特征图数据和权重数据在外存储器上新的排列方式。新的排列方式适配于先进可扩展接口（Advanced Extensible Interface,AXI）总线传输数据特性,并结合了输入通道和输出通道并行化运算结构,可为硬件加速电路有效地减少传输时延提供存储系统上的支持。2、研究池化单元并行化运算设计方案。本方案将池化计算结构分解为行池化与列池化两部分操作,并在此基础上结合输入通道并行化特性进行运算。新的计算结构允许数据以数据流形式在池化单元和片外存储器间传输,以此减少传输时延,并且通过简化池化运算的组合逻辑电路来节省硬件资源。本方案有效地提高了硬件电路吞吐量与算力单元利用率。3、研究卷积单元并行化运算设计方案。本方案对卷积运算的算法结构进行了优化,并将其与输入通道、输出通道二维并行展开相结合,将大量串行乘加运算转化为矩阵乘法并行加速计算,可以有效地降低运算时延。优化后的算法结构对于数据的读取方式更加灵活,可被不同规模的卷积层重用,并保证了算力单元利用率。4、基于2和3方案,结合卷积分解与数据复用等方法进一步提高带宽利用率,实现了基于现场可编程门阵列（Field Programmable Gate Array,FPGA）的池化运算单元和卷积运算单元硬件加速电路,并搭建硬件系统。本设计使用PYNQ-Z2异构开发平台,成功实现了YOLOv2算法中卷积神经网络的硬件加速,并在软件环境中完成原型系统搭建与测试。实验结果表明,在PYNQ-Z2平台上获得了31.25GOPS/s的性能,片上总功率仅为2.763W,计算资源平均利用率为89%。