论文部分内容阅读
模数转换器(ADC)作为连接模拟世界与数字世界的桥梁,一直以来都是数模混合集成电路的研究热点。其中逐次逼近型结构的模数转换器(SAR ADC)具有电路模块重复利用率高,所需模拟电路较少,电路复杂度低,结构简单、功耗和花费较低的特点,被广泛应用于军事、航天、医疗和控制等领域中,同时各类行业也对ADC的设计精度和速度提出了更高的要求。本文选择SAR ADC中关键电路的设计及实现作为课题的主要研究内容。研究并设计一种高精度、高速度的非二进制的SAR ADC。本文在深入研究传统的SAR ADC结构、主要运行方式和性能参数的基础上,以多电压阈的方式,改进并设计实现了SAR ADC关键电路模块。课题研究的主要贡献及创新点如下:使用多阈值电压混合的方式来构建SAR ADC,数字电路接1.2V电压而模拟电路接2.5V电压。(1)设计了模拟电路模块:包括高性能的采样电路,减少时钟馈通效应和电荷注入问题对电路造成的影响。研究非二进制理论,推导出14位的非二进制的SAR ADC所需的比例参数,通过仿真得出非二进制的SAR ADC可以实现高能效比,显著降低了DAC电路上电容产生的功耗。改进高精度的比较器结构,仿真得出改进后的比较器精度有了明显的提升。(2)设计了数字电路模块:通过设计多种功能不同的寄存器的组合来实现SAR控制逻辑电路和时钟控制逻辑电路,并且基于现有的高低电平转换电路,自主研究设计提出结构更简单、延迟更低电平转换电路,提高ADC每个量化周期的运行速度,有效提高采样速率。(3)实现完整的SAR ADC电路版图和校准算法,并且在Cadence平台通过了功能仿真,在Matlab平台通过了性能测试。在65nm的CMOS工艺下,实现了一款3MS/s采样速率的14位的非二进制的SAR ADC,SNDR和SFDR分别为80.16dB和81.23dB,与近期发表的同类设计的性能相比较,具有一定的优势。