在金融市场中,越先到达交易所的订单越有可能交易成功。在这个背景下高频交易变得越来越流行。高频交易的原理是利用计算机,在人眼不可观察的极短时间内,根据价格的波动买入或卖出。所以电子金融数据传输途径中,延迟因素非常重要。FAST金融压缩协议是高频交易的重要技术背景之一,它可以压缩金融数据,减少数据传输所需的带宽和时间。利用硬件解码FAST协议是现在主流的一个研究方向。本文中首先介绍了FAST协议的特点,阐述了FAST协议中模板,停止位,重复组,操作符等概念;针对现有的硬件解码方案主要是串行的不足,本文提出了具有可配置的并行FAST解码结构,包括掩码模块、命令模块和解码模块,可以实现并行的分隔字段满足万兆以太网吞吐,参数化存储FAST模板信息灵从而灵活适应模板的更换,并通过流水化并行解码降低解码延迟。为了验证本文提出的高效解码解码结构的效率,分别使用SystemC与RTL建模对系统进行了功能仿真与性能分析。在SystemC平台上分析了模板字段数量、模板中重复组字段数、模板中重复组个数三个关键参数对于解码延迟的影响,发现后两者是关键影响因素;不同配置下的解码周期为21-72个,最差延迟情况是最好的3倍;在此基础上,完成了RTL建模,选用Xilinx Kintex7 325TFPGA作为目标器件,综合后设计最高频率达到250MHz,,解码延迟可以控制在90ns-300ns,整体优于现有的产品与研究。