随着北京正负电子对撞机(BEPCⅡ)束流流强及亮度的不断提高，BESⅢ主漂移室逐渐出现老化现象，具体表现为丝单元增益下降、空间分辨率和径迹重建效率变差等，为了应对漂移室内室失效的风险，提出了多种升级方案，建造一个1/10内室规模的基于单片型有源像素芯片(MAPS)的硅像素探测器模型为漂移室内室升级的预研方案之一。该模型由三层探测器构成，在R-ψ方向上覆盖漂移室内室1/10的规模，在Z方向上为漂移室内室的全长规模。　　探测模块(ladder)为探测器模型的基本单元，它包括10片硅像素芯片、Kapton柔性电缆和碳纤维支撑结构等探测器模型的所有功能部件，本文的研究工作围绕探测模块的研制而展开。为了挑选工作正常的芯片，搭建了一套芯片探针台测试系统。该系统实现了批量芯片JTAG通讯、芯片功耗、像素钳位电压、读出数据等芯片的功能检查，不仅在非邦定的情况下完成了芯片的筛选，并可以进行芯片噪声水平以及甄别器阈值扫描等初步测试，为后续芯片在探测器上工作时的阂值等参数配置提供参考。设计并加工了一套探测模块研制的工作平台，该平台可以实现芯片的精确定位、吸附以及与柔性电缆间的粘接耦合等功能。通过实验探索，成功研制出包含10片MIMOSA28芯片、厚度150μm Kapton柔性电缆的低物质量ladder，加上碳纤维泡沫复合支撑结构，ladder的总物质量约为0.5％X0，探测模块的影像仪测试结果表明，芯片在探测模块上的平均定位精度好于10μm，满足芯片的精确定位及打线要求，表明了探测模块研制方法的可行性。通过单片芯片探测模块的初步测试，验证了探测模块及读出电子学系统能够正常工作，为后续探测模块的性能测试打下了良好基础。