FPGA目前已成为高性能数字信号处理的理想器件。在FPGA内部不仅拥有丰富的逻辑资源，同时还包括有硬核乘加单元、高速存储器以及多路复用器等，而且还拥有高度并行计算的能力，特别适合于高速数据采集、完成数字滤波、复杂控制逻辑、快速傅里叶变换等，并已成功地应用于通信、网络、图形、视音频、软件无线电等多个领域。但是，设计者在利用FPGA进行数字信号处理算法设计时，时常面临的一个最大问题就是如何完成从算法设计到物理实现的转换，这同样也是使用USDR通用软件无线电平台的算法工程师所面临的问题。问题的主要原因如下：(1)大部分算法工程师通常对C语言或MATLAB工具很熟悉，却不了解HDL语言，而且认为对HDL语言在语句可综合方面的要求限制了其编写算法的思路；(2)对算法工程师的硬件知识要求很高，而通常的硬件工程师对复杂的数字信号处理算法又了解较少；(3)算法工程师还需面临处理FPGA上的特定硬件接口等问题，而硬件平台上的接口资源对算法工程师来说又太复杂。为此，本文针对USDR软件无线平台设计了一套FPGA图形化设计工具。它可以使得算法工程师通过Simulink设计直接到硬件比特文件的生成，而且不需要了解底层硬件资源的实现细节，从而为他们扫清了硬件编程的障碍，以方便他们快速有效地使用USDR软件无线电平台。具体研究内容包括以下几个方面：第一，详细分析了国内外现有的FPGA图形化设计工具和典型产品的技术现状，并针对USDR软件无线电平台提出了FPGA图形化设计工具的应用场景和系统结构，明确了FPGA图形化设计工具的功能和指标需求。第二，将本文所研究的FPGA图形化设计工具的软件架构分为三个设计部分，依次为顶层设计、Simulink模块端口设计以及代码自动生成系统设计。并采用自顶向下的设计方式实现了自定义的顶层模块和子模块，同时也完成了Simulink模块的创建、封装以及代码自动生成系统的实现。第三，在Simulink环境下搭建了测试链路，在测试链路里包含了所有本文自定义的Simulink模块，然后按照工具的执行流程直接生成了FPGA可配置的比特文件，并将比特文件下载到FPGA器件上进行了测试和验证。测试结果表明，自定义的Simulink模块满足功能需求，工具的使用具有可靠性和有效性。本文的研究验证了在USDR软件无线电平台中对FPGA进行图形化设计的可行性与有效性，使开发者可以快速、简易地将Simulink设计自动编译生成USDR平台中的FPGA比特文件，从而缩短了整个设计周期，提高了开发效率。