随着系统芯片(System-on-a-chip, SoC)技术的发展,单个芯片上集成的(Intellectual Property Core)IP核越来越多,芯片功能和复杂度迅速提高,相应地,大规模集成电路所需要的测试数据量也随之急剧增加,而传统的自动测试设备(automatic test equipment, ATE)的存储量、工作频率以及带宽却非常有限,这将导致SoC测试面临着测试时间过长、测试难度和测试功耗增加等诸多方面问题。虽然这些问题可以通过更换高端的测试设备来解决,但这将导致测试成本显著的增加。测试数据压缩技术能有效的解决上述问题和降低ATE性能要求,降低测试成本。编码压缩技术作为测试数据压缩方面的一个重要分支,已被广泛采用。它能有效的减少SoC测试时所需传输的数据量和测试时间,缓解因集成度迅速提高带来的海量测试数据量。本文正是围绕SoC测试数据编码问题展开研究。本文提出了伪对称编码方案。通过对测试集的分析,由ATPG工具生成的测试集中除了存在确定位的同时,还存在大量的无关位(X位),可以知道测试集中无关位的比例是影响压缩效果的关键因素之一。以往的编码压缩方案是针对0游程或1游程进行编码,未能有效利用测试集的特征。为了充分利用无关位的可变性,本文根据对称的思想,提出两类对称性游程:对称01游程(简称:U01)和对称10游程(简称:U10),对称计算游程长度,采用变长到变长的编码方法同时对0游程、1游程和两类对称性游程进行编码。伪对称码提高无关位的利用率,理论分析和实验室结果表明具有较高的压缩率。为了进一步充分的提高压缩效率,本文随后提出一种广义对称编码方案,它采用全部对称计算划分,在伪对称编码的基础上新提出对称0游程(简称:U00)和对称1游程(简称:U11),同样采用变长到变长的编码方式,对U00、U11、U01和U01这四类对称游程进行编码,它全部采用对称计算划分,降低了划分代价,缩短了码字,因此提高了压缩率,同时更广泛地适应于不同的编码对象。该方案的解码器独立于被测电路,因此特别适合于系统芯片中没有结构信息的IP核测试。理论分析和实验室结果表明具有更高的压缩率。