论文部分内容阅读
静电放电(ESD)在集成电路产业中造成的电路失效占有相当大的比重。随着电路的集成度增加、栅氧厚度减薄、多电源、混合信号模块在复杂电路中的运用、更大的芯片寄生电容和更高的工作频率,这些都会导致先进器件和电路对ESD更加敏感。因此只有弄清楚各种工艺下ESD现象的机理,ESD防护问题才能得到更好的解决。所以集成电路ESD防护的研究具有重要意义。本研究旨在提高CMOS工艺下片上ESD防护能力。针对多种深亚微米工艺,设计了ESD防护器件结构,测试分析了各种结构的ESD防护能力,论文的主要工作与结论有:1)研究了深亚微米工艺下场氧器件(FOD)在输入、输出和电源箝位部分作为ESD防护器件的工作特点,并在华虹NEC 0.18-μm 5V EEPROM CMOS工艺下流片、采用传输线脉冲(TLP)测试系统,重点分析了特征尺寸对ESD器件特性的影响及其设计方法。提出一种新型的浮体多晶硅岛屿型FOD结构,该结构不但结构简单,而且具有良好的ESD防护性能。2)使用ISE-TCAD瞬态仿真和TLP技术分析和比较了0.35-μm CMOS工艺下NMOS器件在不同栅压时的ESD防护性能。指出栅极电压会降低NMOS ESD保护器件的二次击穿电流(It2),同时给出了带栅压的NMOS ESD器件的测试方法和设计方法。3)提出一种方块型版图布局的SCR器件,在和舰0.18-μm LOGIC CMOS工艺流片得到验证,此种器件可使得ESD电流四面均匀泄放,大大提高器件的ESD防护能力。4)设计了一种新型双向可控硅(DDSCR)ESD防护器件,并在和舰0.18-μm LOGIC和MIXED_MODE RF CMOS工艺下,分别实现了PMOS和NMOS辅助触发的低触发电压DDSCR ESD防护结构。此类器件具有对称的TLP I-V特性,大大减小ESD防护器件占用硅片的面积,适用于多电压混合信号芯片或者射频芯片的ESD防护结构。分析了版图金属布线对ESD性能的重要影响及其技巧,提出了方块型DDSCR的横向三极管效应。在已经实现的器件上,提出了三种改进型的DDSCR ESD防护器件结构,并对其进行TCAD仿真。