ZnO压敏陶瓷因具有良好的非线性电压-电流特性、漏电流密度小、压敏电压可调、生产成本低和浪涌吸收能力强等优点,常作为过电压保护器件应用于电子电路和输电线路中。通过掺杂可改善ZnO压敏陶瓷的电学性能,但文献中关于不同镧系氧化物掺杂对Zn-Bi系压敏陶瓷的影响还缺乏系统研究。同时,文献中对ZnO压敏陶瓷电学性能的研究通常缺乏误差分析。本论文以Zn-Bi系压敏陶瓷为基础,从烧结制度和不同镧系氧化物掺杂两个方面对其展开研究,同时对镧系氧化物的掺杂方式做了进一步展开;所有实验均至少重复三次,分别对所得ZnO压敏陶瓷的电学性能进行测试并进行误差分析。最终成功制备出了非线性系数较高、漏电流密度较小、实验可重复性较高的ZnO压敏陶瓷,并对其微观结构和电学性能进行了讨论。首先研究了升温速率和烧结温度对ZnO-Bi2O3-Sb2O3-Co2O3-MnO2-Cr2O-3-SiO2压敏陶瓷微观结构和电学性能的影响。结果表明:当升温速率从3℃/min降低到1.5℃/min时,ZnO晶粒快速长大导致样品结构均匀性变差;当升温速率从3℃/min升高到10℃/min时,缺陷扩散变弱,双Schottky势垒形成受阻。当烧结温度为900℃时,形成多面体状富Bi相Bi3.73Sb0.27O6.0+x且分布于三叉晶界处。随着烧结温度升高,富Bi相在烧结过程中液化,并溶解了大量Sb、Mn和Cr元素,并且在冷却过程中形成含有Mn和Cr元素的薄层状富 Bi 相 Bi3.73Sb0.27O6.0+x;在富Bi相Bi3.73Sb0.27O6.0+x 中过量的 O和富集的Mn4+作为氧化剂接收e-,从而改善双Schottky势垒。薄层状富Bi相的厚度随着烧结温度的提高而增加,但均匀性变差,导致在烧结温度大于1000℃后,微观结构和电学性能恶化。在升温速率为3℃/min、烧结温度为1000 ℃时,所得ZnO压敏陶瓷的非线性系数最大（为43.4±2.3）,击穿场强为451 ±4 V/mm,漏电流密度为4.5±0.4 μA/cm2,三者的标准偏差总体较小,样品微观结构均匀,样品制备可重复性较高。随后在 ZnO-Bi2O3-Sb2O3-Co2O3-MnO2-Cr2O3-SiO2 的基础上分别掺杂了不同含量的镧系氧化物Tm2O3、Gd2O3或Er2O3,并对所得ZnO压敏陶瓷的微观结构和电学性能进行了研究。结果表明:Tm2O3、Gd2O3或Er2O3掺杂均在一定程度上改善了富Bi相的流动性。Tm2O3、Gd2O3或Er2O3部分溶入Bi2O3,形成分布在ZnO晶界处带负电的富Bi相,参与双Schottky势垒的形成;部分作为施主杂质分布在ZnO晶粒内部并发生缺陷反应,为双Schottky势垒的形成提供自由电子和不可移动的正电中心,进而影响ZnO压敏陶瓷的电学性能;镧系金属氧化物掺杂对ZnO晶粒尺寸的影响主要依靠烧结过程中形成的液态富Bi相和尖晶石相。在Tm2O3掺杂量为0.34 wt%、Gd2O3掺杂量为0.6wt%、或Er2O3掺杂量为0.27wt%时,所得样品非线性系数最大（分别为50.3±3.2、58.8±4.0和54.4±1.5）,击穿场强分别为470.9±1.4、525.9±2.1 和 470.1±2.8V/mm,漏电流密度分别 14.1±1.3、1.1 ±0.1 和 1.9±0.1μA/cm2,三者标准偏差总体较小,实验可重复性较好;在200Hz～8MHz外电场作用下样品损耗角正切tanδ最大分别为0.03、0.04和0.26。最后在 ZnO-Bi2O3-Sb2O3-Co2O3-MnO2-Cr2O3-SiO2 的基础上分别掺杂了不同含量Tm2O3、Gd2O3或Er2O3与Bi2O3的预合成相,并对所得ZnO压敏陶瓷的微观结构和电学性能进行了研究。结果表明:预合成相掺杂使得晶界处富Bi相增多,有利于双Schottky势垒的提高,导致非线性系数增加。Bi-Tm、Bi-Gd或Bi-Er预合成相掺杂量均为0.75 wt%时,所得样品非线性系数最大（分别为 67.9±3.3、67.9±5.3 和 73.9±0.6）,击穿场强分别为 482.5±9.0、472.3±27.3 和 462.4±4.9 V/mm,漏电流密度分别为 5.9±0.6、0.9±0.3 和0.30±0.04 μA/cm2,三者标准偏差整体较小,具有较好的实验可重复性。在200Hz～8 MHz外电场作用下样品损耗角正切tanδ最大分别为0.03、0.03和0.02。与镧系氧化物掺杂相比,预合成相掺杂在烧结过程中对Bi2O3的影响更为直接,所得ZnO压敏陶瓷的电学性能也更优。Bi-Er预合成相掺杂所得样品具有最高的非线性系数和最小的标准偏差,同时样品的漏电流密度及其标准偏差达到最小值,而且损耗角正切tanδ最大仅为0.02。